Microsystem & transistor fabrication on a silicon substrate

Slides:



Advertisements
Présentations similaires
² = 8,16 p
Advertisements

Exercice 2, chapitre 3.
Calcul mental Calcul mental Année scolaire Classe de …
4. Le seuil de rentabilité
ACTIVITES La vitesse moyenne (23).
Mise en service et maintenance des systèmes solaires
Les Numeros p.10 Unonze Deuxdouze Troistreize Quatrequatorze Cinqquinze Sixseize Septdix-sept Huitdix-huit Neufdix-neuf Dixvingt.
Comment mieux rechercher une HTA masquée ?
Fabrication et prototypage rapide. Éléments de solutions
Métallisation des trous Hole plating
VI-10 Finition de surface Surface finishing
VI-6 Transfert image par résine photosensible Photoresist imaging
VI-9 Stratification des multicouches Multilayers Lamination
La retractabilité.
L’oxyde de zinc, ZnO 5 décembre 2006.
De la physique à la microélectronique
ACTIVITES MENTALES Collège Jean Monnet Préparez-vous !
Identités remarquables : introduction Les 3 identités remarquables
La Culture Scientifique et le Traitement de l’Information en SRC
Intervalle unitaire : 4h
Exemples dutilisation de Spicast dans un wiki C. BATIER.
CLiMET Serie 1050 échantillonnage traçable
PROMOTION 2012 Les résultats. Baccalauréat général et technologique Filière STG CFE STG COM RH STG MERC LES 1ES 2S1S2S3TOTAL Nb de candidats
Les leçons de Euroaspire
ACDI IUT de Paris – 05 février CR-MD - v1.20 Enquête POST-DUT Informatique 03 1 Les diplômés de 2003 Claude Ratard - Vélizy.
Rappels : Semi conducteurs
Systèmes électroniques
M3 – Evaluation TP série n°1
Réponse fréquentielle de la FTBO H(p)
Et Carnaval. What does Mardi Gras mean? Mardi Tuesday GrasFat So the meaning is « Fat Tuesday » ! Mardi Gras is the French for « Shrove Tuesday » or «
Quatrième étape : cheminer dans les graphes. Une chaîne… Quand elle nutilise pas plusieurs fois la même arête, la chaîne est dite simple. Au sens du programme,
ACTIVITES MENTALES Collège Jean Monnet Préparez-vous !
Traitements des eaux usées industrielles
R. LARDE, J.M. LE BRETON, F. RICHOMME, J. TEILLET
R. LARDE (1), J.M. LE BRETON (1), F. RICHOMME (1), J. TEILLET (1), A. HAUET (1), A. MAIGNAN (2) (1) Groupe de Physique des Matériaux, UMR CNRS 6634, Université.
Intégration des microcavités sur chip
Interférence et diffraction
CMOS Technology: part 2 C. Fenouillet-Beranger
Position en fonction du temps
Ruban Lumineux 60led/m SMD 5050 Fiche Technique
Traçage isotopique à l'aide de 18O et profilage par résonance étroites nucléaires Application à l'étude des mécanismes de croissances d'oxydes thermiques.
Apport du SIMS dans le domaine de la micro-électronique
Groupe de Microélectronique et Microsystèmes
Réalisation de masques d’alumine nano-poreux par voie électrochimique
Bienvenue au Français 250: Daily Life in Contemporary France Dr. Edwina Spodark
GAMMA CAMÉRA (caractéristiques)
Institut d’Électronique Fondamentale, UMR8622
Développement et caractérisation de microtechnologies polymères monolithiques pour les laboratoires sur puces.
Comment construire un graphique ?
Largeur du pouce (en cm)Effectif Effectifs cumulés [1,6 ; 1,7[40 [1,7 ; 1,8[60 [1,8 ; 1,9[150 [1,9 ; 2,0[200 [2,0 ; 2,1[300 [2,1 ; 2,2[160 [2,2 ; 2,3[50.
Organisation of studies in the secondary cycle. Les principes…
02/12/2009P. Konczykowski JRJC 2009 Etude d’un détecteur MICROMEGAS en champ magnétique transverse Jefferson lab: une solution pour le tracker central.
Modélisation d’un dopage
S. Duguay, J.J. Grob, A. Slaoui Laboratoire InESS, Strasbourg
3 He(n,p)Thermique à 50 keV
S. Cristoloveanu2, C. Mazuré1, F. Letertre1, H. Iwai3
Paris 2005 Journées Nationales du Réseau Doctoral de Microélectronique Intégration et caractérisation de barrières auto-positionnées pour la passivation.
V. La puce : l’intégration
PDMS casting station The casting station consist of a spin coater, a dessicator and a hot plate. All instruments are installed in a fume hood. The main.
GDR SURGECO, Montpellier, 3-5 March 2008 D Mangelinck, K Hoummada, F Haidara, C Perrin, A Portavoce, M-C Record, B Duployer Institut Matériaux, Microélectronique.
LETI3S C. Charrier - C. Castellana - D. Renaud - E. Rouchouze - JF Teissier 11/05/2016 REFROIDISSEURS CERN - BILAN LOTS.
FLOW short loop validation collage covalent
FLOW pour integration PIN en FAR du CMOS
Travail pratique de technologie microélectronique
Travail pratique de technologie microélectronique
Travail pratique de technologie microélectronique
Travail pratique de technologie microélectronique
AIM Industrial Advisory Committee Meeting 7 April 2004 Beth Pruitt Assistant Professor Dept. of Mechanical Engineering Stanford University
Vide.
Préparation 1. x 40.
Transcription de la présentation:

Microsystem & transistor fabrication on a silicon substrate

Organisation MEMS actuelle en 16h T NMOS grille Si poly + MICROSYSTEMES: masques MEMS Organisation MEMS actuelle en 16h Étapes sous-traitées au CIME pour préparation de plaques: (1) nettoyage (1bis) désoxydation FAR des plaques SOI (2) oxydation thermique humide (3) photolithographie (4) ouverture des zones actives Étapes sous-traitées au LAAS: (5) Nettoyage (6) oxydation thermique sèche (7) dépôt Si poly S1: photolithographie Si poly - RIE S2: implantation Gravure oxyde en face arrière du wafer SOI avec protection de la face avant du wafer par de la résine Retrait résine + nettoyage Recuit d’implantation Étape sous-traitées: désoxydation et mise sous vide pour dépôt alu S3: dépôt alu – photolithograhie et gravure alu S4: photolithographie résine épaisse FAR - DRIE Fourniture par groupe de 4 étudiants: une plaque 4 pouces polies double face une plaque SOI surcoût  à prendre en compte: 40€ de sous-traitance par plaque fournie 26.75€ par étudiant pour les substrats

SOI wafers

SOI wafers

wafer SOI wafer Si Cleaning HF 5% H2O2/H2SO4 HF 5% Thick oxide growth (300 nm) Photolithography via opening windows mask and wet etching

wafer SOI wafer Si Thin oxide growth (450 Å, dry oxidation at 1050°C ) Poly-silicon CVD (250 nm) Poly silicon photo lithography (mask Poly) + RIE on both sides MEMS pressure sensor MOS transistor MEMS pressure sensor MOS transistor

wafer SOI wafer Si Ion implantation 3.10E15 at/cm² @ 70keV MEMS pressure sensor MOS transistor MEMS pressure sensor MOS transistor Ion implantation 3.10E15 at/cm² @ 70keV for SOI wafer : Resist Spin coating + back-side Oxide Etching + stripping Annealing (950°C, 20 min, nitrogen atmosphere) Thin oxide etching MEMS pressure sensor MOS transistor MEMS pressure sensor MOS transistor

wafer SOI wafer Si Aluminum sputtering Aluminum photolithography + wet etch Back side photolithography DRIE on SOI wafer + photoresist stripping MEMS pressure sensor MOS transistor MEMS pressure sensor MOS transistor MEMS pressure sensor MOS transistor