La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-1 CONTENU DU COURS.

Présentations similaires


Présentation au sujet: "Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-1 CONTENU DU COURS."— Transcription de la présentation:

1 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-1 CONTENU DU COURS

2 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-2 Partie C Concepts matériels C.1 Configurations matérielles du 68HC12: architecture du système, mémoire, et ports de/s C.2 Gestion dexceptions: réponses aux remises-à-zéro et aux interruptions avec le 68HC12 vecteur et priorité dexceptions, et routines de service dinterruption C.3 Module de temporisation: module de temporisation standard du 68HC12 saisie des entrées et comparaison de sorties C.4 Convertisseurs analogique-numérique: processus de conversion système de conversion du 68HC12 C.5 Interfaces de communications sérielles : Communications sérielles avec un microcontrôleur interfaces multiples du 68HCS12: SCI et SPI

3 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-3 Sommaire de la section C.5 C.5 Interfaces sériels de communication du 68HC12: 1)Communications sérielles avec microcontrôleurs 2) Sous-systèmes multiples du 68HCS12 3)Interface sériel asynchrone – SCI: caractéristiques du sous-système SCI registres, programmation et applications 4)Interface sériel synchrone – SPI: caractéristiques du sous-système SPI registres, programmation et applications

4 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-4 C.5(1) Communications sérielles (a) Communications avec un microcontrôleur 1.applications indépendantes à distance: pour échanger des informations avec un composant distant ex: communications entre deux robots mobiles 2.applications locales spécialisées dans un système: pour interfacer directement avec un composant externes, et donc étendre les capacités ex: communications avec lafficheur LCD du robot mobile

5 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-5 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle parallèle: mécanisme permettant le transfert de plusieurs bits à la fois entre 2 composants transfert plus rapide de données requiert 9-10 fils pour gérer un canal de 8 bits consomme plus de broches de/s et de matériel

6 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-6 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle sérielle: mécanisme permettant le transfert dun bit à la fois entre 2 composants transfert moins rapide de données requiert 1-2 fils pour un canal de 1 bit consomme peu de broches de/s et de matériel

7 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-7 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Transfert parallèle de données entre 68HC12: peut connecter le Port A du transmetteur (configuré en sortie) au Port A du récepteur (configuré en entrée) pour transférer 8 bits peut aussi connecter le Port B pour transférer 16 bits

8 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-8 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Communication à 8 bits entre deux 68HC12: le 68HCS12 transmetteur écrit les données sur le port A, un octet à la fois le 68HCS12 récepteur lit les données sur le port A, un octet à la fois Exemple: transmission de 5 octets correspondant aux 5 caractères ASCII hello

9 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-9 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Synchronisation: permet dindiquer au récepteur quand les données transmises sont valides Deux techniques de transfert: parallèle synchrone: exploite un fil supplémentaire pour transporter un signal dhorloge commun entre transmetteur et récepteur parallèle asynchrone: exploite deux fils supplémentaires pour réaliser du handshaking entre transmetteur et récepteur

10 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-10 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Approche 1 – transmission synchrone: utiliser 1 fil supplémentaire pour transporter un signal dhorloge

11 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-11 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Communication à 8 bits entre deux 68HCS12: le 68HC12 récepteur lit les données au port A sur le front montant du signal dhorloge Exemple: transmission de 5 octets correspondant aux 5 caractères ASCII hello

12 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-12 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Approche 2 – transmission asynchrone: utiliser 2 fils supplémentaires pour réaliser du handshaking

13 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-13 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Communication à 8 bits entre deux 68HCS12: le 68HCS12 transmetteur utilise un fil Data Valid ( DV ) pour indiquer que les données sont valides le 68HCS12 récepteur utilise un fil Data Received ( DR ) pour indiquer quil a lu loctet au port A

14 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-14 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Étapes dune transmission parallèle asynchrone: 1.le transmetteur écrit les données sur son port A, et fixe DV = L pour indiquer la disponibilité dun nouvel octet 2.quand le récepteur détecte la disponibilité dun nouveau octet, il lit son port A, et fixe DR = L pour confirmer 3.quand le transmetteur détecte DR = L, il fixe DV = H 4.quand le récepteur détecte DV = H, il fixe DR = H Les deux microcontrôleurs sont maintenant prêts pour la prochaine transmission de données...

15 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-15 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Communication de données entre deux 68HCS12: une communication entre transmetteur et récepteur se fait un bit à la fois, à travers dun seul fil

16 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-16 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Synchronisation: le transmetteur doit indiquer au récepteur quand les bits sont valides Deux techniques de transfert: sériel synchrone: exploite un fil supplémentaire pour transporter un signal dhorloge commun entre transmetteur et récepteur sériel asynchrone: exploite des bits spéciaux pour indiquer le début et la fin dune communication entre transmetteur et le récepteur

17 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-17 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Approche 1 – transmission sériel synchrone:

18 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-18 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Étapes dune communication sériel synchrone: 1.place un caractère à transmettre dans un registre à décalage interne 2.décalages successifs de n bits selon lhorloge (clk): a)le transmetteur décale les bits dun registre interne vers sa broche de sortie selon clk b)le récepteur décale les bits sur sa broche dentrée vers un registre interne selon clk 3.après n cycles dhorloge, n bits sont communiqués du transmetteur au récepteur

19 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-19 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Approche 2 – transmission sériel asynchrone:

20 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-20 C.5(1) Communications sérielles (b) Transmission parallèle vs sérielle Étapes dune communication sériel asynchrone: 1.les deux 68HCS12 sont configurés avec les mêmes paramètres de transmission (fréquence clk, bits/caractère, parité, etc.) 2.les données sont transmises sur un canal TxD RxD : a)le transmetteur transmet un bit de départ (détecté par le récepteur) pour indiquer le début du transfert b)le transmetteur transmet un caractère, LSb en premier, (détecté par le récepteur) c)le transmetteur transmet un bit de terminaison (détecté par le récepteur) pour indiquer le fin du transfert

21 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-21 C.5(1) Communications sérielles (c) Concepts fondamentaux et terminologie Lien sériel de communications: canal simple de communication, avec les données transférées un bit à la fois Horloge: signal de synchronisation qui établit le taux de transfert des données (en synchrone) Taux de transfert (Baud): nombre de bits transmit par second en bps Baud ex: 1200, 2400, 4800, 9600 Baud <

22 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-22 C.5(1) Communications sérielles (c) Concepts fondamentaux et terminologie cellule binaire ou période de bit: période de temps réservé pour la transmission dun bit dans une séquence binaire (1 taux de transfert) code NRZ (Non-Return-to-Zero): format commun pour le transfert dune séquence binaire règle: pour transmettre 0 (1), placer la tension L (H) sur le canal pour toute la cellule binaire.

23 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-23 C.5(1) Communications sérielles (c) Concepts fondamentaux et terminologie code ASCII: American Standard Code for Information and Interchange

24 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-24 C.5(1) Communications sérielles (c) Concepts fondamentaux et terminologie bit de parité: mécanisme pour détecter une erreur simple de transmission réalisation: bit additionnel (e.g., MSb) qui indique la parité dune séquence de bits parité paire: le bit de parité est fixé tel quil y a un nombre pair de bits = 1 dans le code parité impaire: le bit de parité est fixé tel quil y a un nombre impair de bits = 1 dans le code

25 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-25 C.5(1) Communications sérielles (c) Concepts fondamentaux et terminologie Types de communications sérielles: 1.lien simplexe: transfert sur 1 fil dans une direction (e.g., radio, TV) 2.lien mi-duplexe: transfert sur 1 fil dans les deux directions, mais pas simultanément (e.g., CB, BDM) 1.lien duplexe: transfert sur 2 fils dans les deux direction simultanément

26 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-26 Sommaire de la section C.5 C.5 Interfaces sériels de communication du 68HC12: 1)Communications sérielles avec microcontrôleurs 2) Sous-systèmes multiples du 68HCS12 3)Interface sériel asynchrone – SCI: caractéristiques du sous-système SCI registres, programmation et applications 4)Interface sériel synchrone – SPI: caractéristiques du sous-système SPI registres, programmation et applications

27 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-27 C.5(2) Sous-systèmes du 68HC12 Rôle des types de sous-systèmes dans le 68HCS12: a)CPU12: unité de traitement central gestion dexceptions : interrompre lexécution normal dun programme b)Bus: module LIM combine DATA, ADDR et CTRL c)Mémoire: stocker des configurations (bloc), des variables (RAM) et des programmes (ROM) d)Périphériques dentrée/sortie: ports dentrée/sortie: échanger des données avec le monde externe temporisation: capter des entrées, générer des sorties, accumuler des impulsions, PWM conversion de données: convertir un signal analogique en codes binaires non-signés communication sérielle: échanger de données par communications asynchrones (SCI) et synchrones (SPI)

28 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.4-28 C.5(2) Sous-systèmes du 68HC12 MC9S12C32

29 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.4-29 C.5(2) Sous-systèmes du 68HC12 TX/RX Port S

30 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-30 C.5(2) Sous-systèmes du 68HC12 Module dhorloge: le 68HCS12 utilise XTAL (÷2) = Bus Clock 16MHz ÷ 2 = 8MHz Pour contrôler le SCI et le SPI

31 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-31 C.5(2) Sous-systèmes du 68HC12 Module SCI (Serial Communications Interface): interface sériel pour communications types de communications: sérielles asynchrones synchronisation: utilise un bit de début et un bit darrêt pour encadrer chaque caractère transmis utilisation typique: communiquer des caractères ASCII de façon asynchrone, à travers 1 fil

32 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-32 C.5(2) Sous-systèmes du 68HC12

33 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-33 C.5(2) Sous-systèmes du 68HC12 Module SPI (Serial Peripheral Interface): interface sériel pour périphériques types de communications: sérielles synchrones synchronisation: partage de lhorloge entre les composants qui sont désignés comme maître et esclave, à travers 1 fil supplémentaire utilisation typique: étendre les capacités du 68HCS12 en interfaçant avec des périphériques synchrones

34 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-34 C.5(2) Sous-systèmes du 68HC12

35 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-35 Sommaire de la section C.5 C.5 Interfaces sériels de communication du 68HCS12: 1)Communications sérielles avec microcontrôleurs 2) Sous-systèmes multiples du 68HCS12 3)Interface sériel asynchrone – SCI: caractéristiques du sous-système SCI registres, programmation et applications 4)Interface sériel synchrone – SPI: caractéristiques du sous-système SPI registres, programmation et applications

36 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-36 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Transfert de données: réalise un lien duplexe – permet deffectuer une transmission et une réception simultanément transmission de données – en décalant hors dun registre à décalage de transfert (via TxD ) et en les recevant dans un registre à décalage à réception (via RxD ) les registres de transfert et de réception sont indépendant, et distribués sur 2 registres à 8 bits: SCIDRL et SCIDRH, respectivement

37 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-37 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Transfert de données:

38 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-38 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Étapes dun transfert de données TxD RxD : (En mode IDLE, TxD = H) 1.afin dinitier le transfert, fixer TxD = L pour une période de 1 bit – le récepteur détecte alors quune transmission est sur le point de commencer 2.durant la transmission dun caractère sur TxD le codage du caractère est en format NRZ le nombre pré-déterminé de bits par caractère (8 ou 9 bits) est programmable tous les données sont transférées LSb premier 3.pour mettre fin au transfert, fixer TxD = H pour une période de 1 bit – le récepteur détecte alors a fin

39 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-39 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI

40 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-40 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Transmetteur SCI:

41 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-41 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Récepteur SCI:

42 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-42 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Génération du taux de transfert (Baud): taux de transfert programmable – par configuration des registres SCIBDH et SCIBDL le transmetteur et le récepteur du SCI fonctionnent indépendamment, mais selon le même taux de transfert un compteur modulo à 13 bits dérive le taux ou lhorloge de transfert pour les deux cas

43 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-43 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Génération du taux de transfert (Baud): afin dalimenter le transmetteur, la fréquence dhorloge de transfert est divisé par 16 le récepteur à un taux dacquisition de 16 cycles dhorloge de transfert (échantillons) par temps de bit transmis 1 à 8192

44 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-44 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Détection et vérification de bits: le récepteur à 16 cycles dhorloge transfert / temps de bit bit de départ: trois 1 successifs, suivis par des 0 à RT1, 3, 5, 7. Détecte le départ si 2 sur RT3, 5, 7 sont 0, mais drapeau de bruit sactive sil ne sont pas tous à 0 bit de donnée (terminaison): vérifie à RT8, 9, 10. Détecte la valeur majoritaire, mais le drapeau de bruit (dencadrement) sactive sils ne sont pas tous identiques

45 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-45 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Détection derreurs liés à la transmission: 1.bruit: le récepteur vérifie chaque donné transmise 3 fois pour chaque bit – si le vote majoritaire nest pas unanime, il y a une erreur de bruit 2.parité: le récepteur vérifie que le nombre de 1s dans le code est bien paire ou impair – sinon il y a un erreur de parité

46 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-46 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Détection derreurs liés à la transmission: (suite) 3.encadrement: si le récepteur détecte le bit de départ, mais pas le bit de terminaison généralement à cause des différents taux de transfert – probablement due au fait que les 2 horloges nopèrent pas exactement à la même fréquences le communication va fonctionner si f clk (transmetteur) est différent de f clk (récepteur) par moins que 4.5%

47 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-47 C.5(3) Interface sériel asynchrone Caractéristiques du sous-système SCI Capacité de générer des interruptions: une interruption par SCI, pour indiquer 4 types dévénements: TDRE, TC, RDRF, IDLE (lien inactif) Réalise 2 techniques de réveil du récepteur: (pour transmissions à 2+ récepteurs) 1.par reconnaissance de lien inactif: le récepteur se réveil si son fil RxD devient inactif (IDLE) 2.par démarcation dadresses: le SCI utilise une adresse reçue dans son SCIDR pendant son sommeille.

48 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-48 C.5(3) Interface sériel asynchrone Registres pertinents du SCI Chaque sous-système SCI utilise 8 registres: [$00C8-C9] SCIBDH - L : registres de contrôle du taux de transfert H et L [$00CA-CB] SCICR1 - 2 : registres de contrôle 1 et 2 [$00CC-CD] SCISR1 - 2 : registres détat 1 et 2 [$00CE-CF] SCIDRH - L : registres de données H et L

49 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-49 C.5(3) Interface sériel asynchrone Registres pertinents du SCI [$00C8-C9] SCIBDH - L – registres de contrôle du taux transfert H et L:

50 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-50 C.5(3) Interface sériel asynchrone Registres pertinents du SCI Fixe le taux de transfert selon les bits SBR[12:0]:

51 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-51 C.5(3) Interface sériel asynchrone Registres pertinents du SCI

52 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-52 C.5(3) Interface sériel asynchrone Registres pertinents du SCI [$00CA-CB] SCICR1 - 2 – registres de contrôle 1 et 2:

53 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-53 C.5(3) Interface sériel asynchrone [$00CA] SCICR1 – registre de contrôle 1: fixe des caractéristiques du système SCI M : indique le format du caractère 0: 1 start, 8 bits, 1 stop 1: 1 start, 9 bits, 1 stop WAKE : indique la méthode de réveil du récepteur SCI 0: utilise la méthode de lien inactif (IDLE) 1: utilise la méthode de démarcations dadresses PE et PT : PE active le système de génération de parité, tandis que PT indique le type de parité PT = 0: parité paire PT = 1: parité impaire

54 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-54 C.5(3) Interface sériel asynchrone [$00CA] SCICR1 – registre de contrôle 1: fixe des caractéristiques du système SCI LOOPS : permet de configurer le SCI pour lopération en rétroaction: le récepteur SCI est déconnecté de la broche RxD la sortie du transmetteur est routé vers lentrée du récepteur de façon interne RSRC : détermine le chemin interne de rétroaction au récepteur si LOOPS = 1 1: connexion de la broche TxD à lentrée du récepteur 0: lentrée du récepteur est connecté au transmetteur de façon interne (pas à travers la broche TxD)

55 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-55 C.5(3) Interface sériel asynchrone [$00CB] SCICR2 – registre de contrôle 2: activation de 4 différentes interruptions masquables TIE : permet linterruption de transmission quand le drapeau TDRE est actif TCIE : permet linterruption du transmission complété quand le drapeau TC est actif RIE : permet linterruption du récepteur quand le drapeau RDRF est actif ILIE : permet linterruption pour un lien inactif (IDLE) TE et RE activent le transmetteur et le récepteur RWU place le récepteur en mode de sommeil SBK (send break) transmettre de 10 à 13 0

56 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-56 C.5(3) Interface sériel asynchrone Registres pertinents du SCI [$00CC-CD] SCISR1 - 2 – registres détat 1 et 2

57 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-57 C.5(3) Interface sériel asynchrone [$00CC] SCISR1 – registres détat 1 drapeaux derreur: OR (Over-run): si le registre de résultat nest pas lu avant la réception de nouvelles données NF, FE et PF : erreur de bruit, dencadrement, et de parité, respectivement les drapeaux TDRE, TC, RDRF et IDLE indiquent létat dune communication: TDRE (Transmit Data Register Empty): SCIDRL vide TC (Transmit Complete): fin de transmission RDRF (Receive Data Register Full): SCIDRL plein IDLE (Idle Line Detect): si un caractère (10 ou 11 bits) consécutifs de 1 apparait au récepteur

58 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-58 C.5(3) Interface sériel asynchrone [$00CD] SCISR2 – registres détat 2 RAF (Receiver Active Flag): indique que le caractère est en train dêtre reçu par le récepteur TXDIR (Transmitter Pin Data Direction in Single-Wire Mode) : direction de la broche TxD en mode simplexe 0 = entrée 1 = sortie BK13 (Break Transmit Character Length) : indique le nombre de bits pour une pause 0 = 10 ou 11 bits de long 1 = 13 ou 14 bits de long

59 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-59 C.5(3) Interface sériel asynchrone [$00CE-CF] SCIDRH - L : registres de données H et L L: contient les bits [7:0] transmis/reçus H: contient le 8 ème bit pour un transfert à 9 bits ( M = 1)

60 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-60 C.5(3) Interface sériel asynchrone Programmation du SCI

61 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-61 C.5(3) Interface sériel asynchrone Exemple: sous-routine pour initialiser et transmettre une séquence de caractères via le SCI configurer SCIBDH = $00, SCIBDL = $34 pour avoir un le taux de traitement est 9600 Baud, en supposant que la fréquence de BUSCLK = 8MHz configurer SCICR1 : M = 0, 1 bit de départ, 1 bit de terminaison, et 8 bits de données (parité incluse) configurer SCICR2 : TE = 1 pas de bit de parité remise à zéro du drapeau TDRE dans SCISR1 : 1.lire SCISR1 2.écrire le code ASCII dans le SCIDRL

62 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-62 C.5(3) Interface sérielle asynchrone ; définir les registres des base et masques SCIBDH = $00C8 ; déclaration de registres déjà fait dans mc9s12c32.inc SCIBDL = $00C9 SCICR1 = $00CA SCICR2 = $00CB SCISR1 = $00CC SCIDRL = $00CF BAUD_HI = $00 ; pour taux de transfert de 9600 BAUD_LOW = $34 SCI_CONT = $00 ; pour 8 bits, pas de rétroaction et de parité SCI_MASK = $08 ; pas dinterr., activer le transmetteur

63 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-63 C.5(3) Interface sérielle asynchrone ;******************** ; Programme principal ORG $0800 DATAFCBGPA770 FCB$0D, $0A; carriage return, line feed EOTFCB$00; end of data marker (code ASCII) ORG $4000 LDS #$1000 JSR INIT ; sr initialisation du SCI JSR TRANS ; sr pour transmission de caractères fin:brafin

64 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-64 C.5(3) Interface sérielle asynchrone ; INIT: SR qui initialise le système SCI INITSEI; désactiver les interruptions CLRSCIBDH LDAA#BAUD_LOW; fixer le taux de transfert STAASCIBDL LDAA#SCI_CONT; fixer mode de transfert STAASCICR1 LDAA#SCI_MASK; activer le transmetteur STAASCICR2 LDAASCISR1; remise à zéro du bit TDRE LDAASCIDRL; (lire SC1SR1, SC1DRL) LDX#DATA; pointer lindex IX vers DATA RTS; retour de sous-routine

65 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-65 C.5(3) Interface sérielle asynchrone ;************************************************ ;* TRANS: sr pour transmettre un caractère avec le SCI TRANS: BRCLR SCISR1, $80, TRANS ; attendre le drapeau TDRE LDAA 1, X+; charger le caractère dans A BEQ FINTRANS ; détecter le dernier caractère STAA SCIDRL; charger A au registre de données BRA TRANS FINTRANS: RTS

66 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-66 C.5(3) Interface sériel asynchrone Application du SCI Standard RS-232 pour transfert sériel:

67 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-67 C.5(3) Interface sériel asynchrone standard du Electronic Industry Association (EIA) qui a évolué du standard EIA-232-D (autour de 1960) spécifications pour 4 aspects: 1.électriques: niveaux de tension, temps des transitions 2.fonctionnement de chaque signal 3.mécanique: nombre de broches, dimensions de connecteurs, etc. 4.procédurale +12V 0V -12V idle startdatastopparity

68 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-68 C.5(3) Interface sériel asynchrone Détails de la synchronisation: Si un 0 suit 3 1 successifs bit de départ la majorité des échantillon 3,5,7 détermine sil y a bit de départ

69 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-69 C.5(3) Interface sériel asynchrone

70 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-70 Sommaire de la section C.5 C.5 Interfaces sériels de communication du 68HC12: 1)Communications sérielles avec microcontrôleurs 2) Sous-systèmes multiples du 68HC12 3)Interface sériel asynchrone – SCI: caractéristiques du sous-système SCI registres, programmation et applications 4)Interface sériel synchrone – SPI: caractéristiques du sous-système SPI registres, programmation et applications

71 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-71 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI un 68HCS12 qui communique à travers son sous- système SPI doit être configuré soit en mode maître ou en mode esclave le transmetteur et récepteur partagent une horloge commune pour synchroniser la communication: le signal dhorloge ( SCK ) est généré par le composant configuré en mode maître SCK est transmis à un ou plusieurs composant(s) configuré(s) en mode esclave

72 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-72 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI le SPI agit comme une registre à décalage de 16 bits qui est distribué géographiquement: transfert: après 8 décalages (impulsions SCK ), loctet au registre du composant maître est échangé avec celui au registre du composant esclave MOSI: canal qui connecte le sortie du registre à 8 bits du composant maître à lentrée du registre à 8 bits du composant esclave MISO: canal qui connecte lentrée du registre à 8 bits du composant maître à la sortie du registre à 8 bits du composant esclave

73 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-73 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI

74 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-74 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI

75 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-75 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI

76 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-76 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI

77 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-77 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI

78 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-78 C.5(4) Interface sériel synchrone Caractéristiques du sous-système SPI le composant maître peut communiquer avec le plusieurs composants esclave selon les lignes de sélection desclaves ( SS )

79 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-79 C.5(4) Interface sériel synchrone Registres pertinents du SPI Configurations importantes: le port M (bits du registre DDRM) opération en mode maître ou esclave si le données sont transférés MSb ou LSb en premier le nombre de bits par cycle de transfert si les données sont valides sur le front montant out le front descendant, etc. taux de transfert (Baud ou bps)

80 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-80 C.5(4) Interface sériel synchrone Registres pertinents du SPI SPI utilise 5 registres:

81 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-81 C.5(4) Interface sériel synchrone [$00D8] SPICR1 : Registre de contrôle 1 SPE (SPI Enable): pour activer le système SPI CPHA (SPI Clock Phase): 0: un front pair indique le début dune transmission 1: un front impair indique le début dune transmission CPOL (SPI Clock Polarity): 0: SCK inactif (IDLE) au niveau bas 1: SCK inactif (IDLE) au niveau haut

82 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-82 C.5(4) Interface sériel synchrone SSOE (SPI Slave Select Output Enable): on doit sorganiser pour sélectionner les esclaves 0: permet de contrôler la broche SS manuellement – on peut, e.g., envoyer plusieurs octets successifs avec 1: loption de sortie est actif si en mode maître, et si DDRS7 = 1 (permet de contrôler la broche SS automatiquement) N.B. Contrôle desclaves: si un esclave: peut utiliser la ligne SS si multi-esclaves: utilise des GPIOs

83 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-83 C.5(4) Interface sériel synchrone MSTR (SPI Master/Slave Select): 0: mode esclave 1: mode maître SPIE/SPTIE (SPI Interrupt Enable): 0: interruptions inactifs 1: permet une séquence dinterruptions si SPIF ou MODF ou SPTEF sont actifs LSBFE (SPI LSb First Enable): 0: décale le MS bit en premier 1: décale le LS bit en premier

84 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-84 C.5(4) Interface sériel synchrone [$00DA] SPIBR : registre de taux de transfert: sélectionne alors la fréquence de SCK (normalement au taux le plus rapide qui est compatible avec lesclave)

85 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-85 C.5(4) Interface sériel synchrone [$00DB] SPISR : registre détat SPIF (SPI Request Flag): indique la fin dune réception de 8 bits, après 8 cycles SCK quand SPIF = 1 on peut ensuite lire un octet de données à partir de SPIDR une lecture au SPISR permet ensuite deffectuer une remise à zéro automatique du SPIF MODF (Mode Error Interrupt Status Flag): indique que MSTR = 1 quand la broche SS est en entrée SPTEF (SPI Transmit Empty Flag): comme le SPIF mais en transmission..

86 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-86 C.5(4) Interface sériel synchrone Programmation du SPI DDRM M

87 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-87 C.5(4) Interface sériel synchrone Exemple: Initialiser le SPI dun 68HCS12 comme maître pour transmettre un caractère lesclave est un périphérique quon interroge daprès la ligne SS ( CPHA = 0) lhorloge SCK roule à 125 kHz avec un Bus Clock à 8 MHz transmettre 1 caractère à la fois

88 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-88 C.5(4) Interface sérielle synchrone ;******************** ; Programme principal ORG $0800 DATAFCBGPA770 FCB$0D, $OA; carriage return, line feed EOTFCB$00; end of data marker ORG $4000 LDS#$1000 JSR INIT ; sr initialisation du SPI JSR TRANS ; sr pour transmission fin:brafin

89 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-89 C.5(4) Interface sérielle synchrone ;************************************************ ;* INIT: sous-routine pour initialiser le SPI INITMOVB#$38, DDRM ; config le/s du PORTM: MISO en entrée et ; SS, MOSI et SCK en sortie BSET PTM, $08; SS= 1 désactive lesclave lors des config MOVB #$05, SPIBR ; taux de transfert 125 kHz MOVB #$12, SPICR1 ; config SPICR1: MSRT=1, CPOL=0, ; CPHA=0, pas dinterruptions MOVB #$08, SPICR2 ; config SPICR2: mode normal pour port S LDX #DATA; pointer vers le 1 er caractère LDAA SPISR; 2 étapes pour RAZ de SPIF LDAASPIDR; (lire SPISR et SPIDR) BSETSPICR1, $40; activer SPI (SPE= 1) RTS

90 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée C.5-90 C.5(4) Interface sérielle synchrone ;************************************************ ;* TRANS: sous-routine pour transmettre avec le SPI TRANSLDAA1, X+; charger le caractère dans A ; incrémente X BEQDONE; test pour dernier caractère BCLRPTM, $08; activer le SS (SS = L) STAASPIDR; charger un caractère au DR WAITBRCLRSPISR, $20, WAIT ; attendre pour le drapeau SPTEF BSETPTM, $08; désactiver le SS (SS = H) BRATRANS; prochain caractère DONE RTS

91 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-91 C.5(4) Interface sériel synchrone Application du SPI 68HCS12 peut communiquer avec plusieurs autres composants avec le SPI pour étendre ses capacités: composants de mémoire additionnels ports additionnels horloge temps réel PLL (Phased-Lock Loop) récepteur/transmetteur FM convertisseur numérique-analogique (N-A) afficheur LCD

92 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-92 C.5(4) Interface sériel synchrone Application du SPI horloge temps réel: le 68HCS12 initialise le temps, lhorloge conserve alors le temps (année, mois, jour, heure, minute et seconde) peut être programmé pour générer des alarmes (interruptions) à des temps précis, ou de façon périodique

93 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-93 C.5(4) Interface sériel synchrone Application du SPI conversion N-A: le 68HCS12 transmet une valeur numérique au convertisseur, qui le convertit en voltage

94 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-94 C.5(4) Interface sériel synchrone Application du SPI Conversion numérique-analogique (N-A) multi- canal R2R:

95 Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-95 C.5(4) Interface sériel synchrone Application du SPI convertisseur N-A Motorola MC144111:


Télécharger ppt "Université du Québec École de technologie supérieure GPA770: Microélectronique appliquée Éric Granger C.5-1 CONTENU DU COURS."

Présentations similaires


Annonces Google