La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene.

Présentations similaires


Présentation au sujet: "Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene."— Transcription de la présentation:

1 Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene

2 Plan Principes du test en ligne Paramètres de conception Paramètres de conception Test à vérification automatique (Self-Checking) Test à vérification automatique (Self-Checking) BIST en ligne BIST en ligne Test en ligne des FPGA Structure interne dun FPGA Structure interne dun FPGA Problématique du test des FPGAs Problématique du test des FPGAs Méthode de BIST en ligne : « Roving STARs » Méthode de BIST en ligne : « Roving STARs »

3 A – Principes du test en ligne – 1 – Paramètres de conception

4 1 – Paramètres de conception Types derreurs : PermanentsIntermittentsTransitoires

5 1 – Paramètres de conception Paramètres de conception du test en ligne : Taux de couverture des erreurs Latence des erreurs Redondance en espace Redondance en temps

6 1 – Paramètres de conception Les types de tests en ligne Test en ligne ConcurrentNon Concurrent CPUMémoireI/OLogiqueWatchdogDonnée

7 2 – Test à vérification automatique Self-Checking A – Principes du test en ligne

8 2 – Test à vérification automatique Self-checking Deux Techniques : DuplicationInversion

9 2 – Test à vérification automatique Self-checking A - Duplication : CUTCUT' Comparateur Erreur X Y Augmented CUT

10 2 – Test à vérification automatique Self-checking B - Inversion : CUT INV (CUT) Comparateur Erreur X Y Augmented CUT

11 2 – Test à vérification automatique Self-checking C - Comparaison : Version RessourcesVitessesPénalité Slices Buffer 3 états Cycle Fréquence Max Surface Addition. Cycle Addition. Original MHz-- Duplication MHz21.2 %28.6 % Inversion MHz15.3 %28.6 % Inversion MHz17.5 %85.7 %

12 3 – Built-In Self-Test en ligne A – Principes du test en ligne

13 3 – BIST en ligne UBIST Implantation : Circuit sous test CUT Contrôleur ATPG RM X Y Erreur Mux S

14 3 – BIST en ligne UBIST Fonctionnement : PP n clocks m clocks Fct. normal Test Temps

15 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Test des interconnexions Test des interconnexions Rotation des aires de test Rotation des aires de test

16 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

17 1- Structure interne dun FPGA Blocks logiques programmables (PLB - CLB) –Architecture du PLB : –Configurations multiples

18 Blocks logiques programmables (PLB -CLB ) Ressources de routage –Fils locaux ou globaux –Points dinterconnexion configurables (CIP) 1- Structure interne dun FPGA

19 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

20 2- Problématique du test des FPGAs Tester PLBs – interconnections – mémoire de programmation FPGA m×m : 8m ports E/S et m 2 PLBs manque de ports pour commander et observer les PLBs manque de ports pour commander et observer les PLBs Temps de reconfiguration > temps de test (temps dapplication des vecteurs) minimiser les reconfigurations minimiser les reconfigurations

21 Le test des FPGAs

22 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

23 3- Le BIST en ligne : "Roving STARs" Principe du « Roving STARs » : –STAR = Self Testing ARea –Découpage du FPGA en 2 zones : Une zone de test (STAR) Une zone de travail Deux STARs : –Horizontale – Verticale + diagnostique + test des interconnections globales - surcoût matériel Test assuré par un balayage des STARs

24 Environnement du "Roving STARs" Périphériques de test : Microprocesseur : CTRE (Contrôleur de Test et de REconfiguration) Mémoire de configurations Spécificité du FPGA : Boundary Scan (JTAG) RTR (Reconfiguration en Temps Réel)

25 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

26 "Roving STARs" : test des PLBs 1 STAR active à la fois Décomposition en structures de BIST indépendantes : BISTERs BISTER : TPG : Exhaustif ORA : Assure la comparaison et capture toutes différences entre les sorties de deux BUTs

27 "ROVING STARs" : test des PLBs Rotation des fonctions au sein du BISTER : Validation de tous les PLBs du BISTER Détection de fautes multiples

28 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

29 "Roving STARs" : test des interconnections Comme pour les PLBs, basé sur un BIST : Configurations multiples (5) pour assurer le test de toutes les interconnexions

30 B – Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problématique du test des FPGAs Méthodes de test Méthodes de test 3- Méthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test

31 Mécanisme de déplacement des STARs 1- Arrêt de lhorloge système (arrêt du FPGA) 2- Copie de létat de D et E (si ils sont séquentiels) 3- Configurer B et C comme D et E (fonction et interconnections) 4- Redémarrer lhorloge système 5- Configurer les BISTERs du nouveau STAR (commencer les tests)

32 CONCLUSION Techniques de base du test en ligne : Self-Checking : duplication – inversion BIST : intercalage Test en ligne des FPGA "Roving STAR" = basée sur des zones de test locales Test de lensemble des ressources Pas de supposition de zone sans fautes Utilisation des résultats de test Diagnostique Tolérance aux fautes

33 Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene


Télécharger ppt "Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene."

Présentations similaires


Annonces Google