Vérification avec Uppaal de l'architecture

Slides:



Advertisements
Présentations similaires
Philippe Vernant GPS Les principes du GPS.
Advertisements

On a vu précédemment qu’il existait deux domaines en électronique L’analogique Et le numérique En analogique on a vu que le signal électrique représenté.
SRT 2 NTP. Nécessité ● Les ordinateurs utilisent des horloges à quartz – Peu de précision – Tendance à dériver – Parfois plusieurs secondes par jour.
TP 1 BIS Programmation structurée à l’aide de fonctions (FC) et de bloc fonctionnels (FB)
Installation De Peakup.  Télécharger le fichier peakup2.4.0.free.zip  Décompresser le fichier extrait sur une Directory de votre choix  Créer un lient.
Test logiciel J.M. Vanel Sommaire Pourquoi tester? Catégories de tests Stratégies de test Pratique des test Caractéristiques des bons tests Gestions.
DIAGRAMME DE DEPLOIEMENT Exposé de: MBALLA MEKONGO Michèle MBOUNA FEUZE William SIEYADJEU Alex Lionel CHOPGWE Leonard NDUMATE Landry TIDJON Lionel.
Les commandes externes
Support et Maintenance SIAN : MDEL partenaires
Projet de programme et recommandations
ATS8500 Standalone Downloader.
Utilisation des Gammes La chaîne numérique en Productique
Suivi des démarches en ligne via le Gestionnaire de Suivi Services Instructeurs Paris – 29/08/2012.
Processus de travail Volet gestion des volumes
Google analytics.
Description d’un circuit combinatoire en VHDL
Séminaire Novembre 2006 Zephir : Déploiement et supervision des serveurs Eole.
Séminaire EOLE Dijon octobre 2010
Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne
Commande show ip dhcp binding
Stratégies de résolution de problèmes (RP) en mathématique
FENIX Aperçu GLOBALE DU Système
Plan du cours Introduction : création de circuits
Réseaux d'AEP et d'Assainissement
Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Présentation Structure données abstraite (TDA) Rappel : File
Le cheminement des questionnaires
Traduction automatique d'une description
INF362 : projet logiciel.
Vérification avec UPPAAL de circuits décrits en VHDL avec délais
Analyse de l'architecture abstraite
Modèle OSI.
Problèmes terminologiques et Utilisation de systran
Vérification de l'architecture abstraite
Une nouvelle approche de la téléphonie d’entreprise.
Notion De Gestion De Bases De Données
Gestion évènementielle QT5
Présentation de la carte graphique
VALMEM Traduction automatique d'une description comportementale VHDL + annotations temporelles en automates temporisés A. Bara, E. Encrenaz LIP6 VALMEM.
Processus « Contrôler les subventions réglementaires» Harmonisation et simplification administrative – 11 mai CSS.
PROGRAMMATION ET ENSEIGNEMENT
Groupe d’élaboration des normes financières et comptables
Développement d’applications interactives
Programmation Android Première application Android
6. CONCEPTION PHYSIQUE RELATIONNELLE
Suivi Campagne Principe
PROCESS ELIGIBILITE INDIA Mise a jour du 24 Mai 2017
Modélisation des émissions aériennes et statistiques de trafic
Architecture matérielle des ordinateurs
Pourquoi sommes-nous ici ?
Langages de programmation TP11
4. IMPLEMENTATION DES STRUCTURES DE DONNEES
Avancement de la plateforme, développement temps réel, prévision saisonnière Réunion pleinière Aqui-FR, Jussieu le 29 mai 2018.
Présentation du Portail Client
6 semaines Ajouter, additionner des multiples de 10.
Fabienne BUSSAC EQUATIONS (1) 1. Définition
Royaume de Maroc Université Hassan Premier Settat Faculté des Sciences et Techniques de Settat Description synthétiseur en langage VHDL d'un circuit intégré.
JDepend - Analyse de la qualité du code Java -
Des données numériques aux résultats de physique
IFT313 Introduction aux langages formels
Reconnaissance de formes: lettres/chiffres
Active Directory Services
Elles contiennent des informations autre que géométriques
Modèle de présentation Powerpoint
Modèle numérique de la maquette VeRCoRs
Opérateurs et fonctions arithmétiques Opérateurs de relation Opérateurs logiques Cours 02.
Modélisation des SI et de la connaissance
Python Nicolas THIBAULT
I. Aouichak, I. Elfeki, Y. Raingeaud, J.-C. Le Bunetel
APRAM Turn your ideas into assets La contrefaçon de masse :
Transcription de la présentation:

Vérification avec Uppaal de l'architecture VALMEM Vérification avec Uppaal de l'architecture abstraite de la mémoire SP-SMALL (3x2 bits) A. BARA, E. ENCRENAZ LIP6

Analyse de l'architecture (1/7) SP-SMALL (3x2 bits) Architecture complète abstraite automatiquement par LIP6 dans le projet VALMEM 3 mots de 2 bits 62 affectations concurentes + 30 processus séquentiels 8 signaux non connectés Délais de portes (Implémentation): fichiers de timings associés aux portes et aux latchs du cicruits (donnés par Dominique, Patricia & Pirouz). Extraire les intervalles des délais de propagation des fronts des signaux de sorties des portes et latchs du circuit. v_19_8_pass_h : [2,7] - , [3,23] + ; v_18_e_data_l_int: 9 - , 10 + ; . . .

Analyse de l'architecture (2/7) SP-SMALL (3x2 bits) Environnement de test : ck : thi 36 tlo 74; d_0 : 112 up; wen : 62 up, 172 dn; a_0 : 162 up;

Analyse de l'architecture (3/7) SP-SMALL (3x2 bits) Traduction (avec l'outil VHDL2TA [1]): 18051 lignes de code description UPPAAL. 92 automates (portes & latchs) + 24 automates (Gardes des process) + 1 automate Env. 93 horloges + (92+24) var + 92x4 délais. Pour UPPAAL, les délais sont instanciés aux bornes des intervalles calculés précédemment. Temps de traduction VHDL + temps ⇾ TA : 60 sec.

Analyse de l'architecture (4/7) SP-SMALL (3x2 bits) Analyse de la description obtenue (avec l'outil UPPAAL [3]) : La propriété tCK->Q est évaluée en 10 mn. les intervalles de propagation des signaux dans les portes sont trop grands, ce qui conduit à un temps de réponse global tCK->Q > taaw = 276. Analyse de la description avec intervalles des délais réduits par Algo 1 et 2 [2]. Cette réduction est encore insuffisante (taaw = 276). supprimer les fausses configurations

Analyse de l'architecture (5/7) SP-SMALL (3x2 bits) Analyse de la description avec intervalles des délais réduits par Algo 1 et 2 + les nouveaux délais associés aux signaux b0, b1, b_0 & b_1.

Analyse de l'architecture (6/7) SP-SMALL (3x2 bits) Réduction des temps setup des signaux d_0, a_0 & wen : d_0 : v ∈ {108,...,81} a_0 : v ∈ {58,...,33} wen : v ∈ {48,...,32}

Analyse de l'architecture (7/7) SP-SMALL (3x2 bits) Quelques pistes d'améliorations ? Intégrer les temps (exacts) dans le modèle VHDL : délais ponctuels associés à chaque configuration et non plus intervalle. A l'exécution, seules les configurations fonctionnelles réellement utilisées sont prises en compte. Modèle VHDL très gros (contient tous les délais pour toutes les configurations)

Bibliographie [1]. A. Bara, E. Encrenaz & P. Bazargan-Sabet. VHDL2TA : outil de traduction des circuits numériques décrits en VHDL en réseaux d'automates temporisés. www.lsv.ens- cachan.fr/~encrenaz/valmem/vhdl2hytech/index.html. [2]. A. Bara. Vérification avec Uppaal de circuits décrits en VHDL avec délais, présentation VALMEM, Mai 2010. [3]. K. Larsen, P. Pettersson, and W. Yi. UPPAAL in a Nutshell. International Journal on Software Tools for Technology Transfer, 1:134–152, 1997.

Merci pour votre attention