La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Cours #3 Technologies.

Présentations similaires


Présentation au sujet: "INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Cours #3 Technologies."— Transcription de la présentation:

1 INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Cours #3 Technologies de logique programmable

2 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 2

3 INF3500 : Conception et implémentation de systèmes numériques Implémentation de systèmes numériques Quatre considérations (P 2 T 2 ): – précision des calculs (P) – puissance consommée (P) – taille (T) – taux de traitement (T) Partitionnement matériel et logiciel – Une solution toute logicielle utilise un microprocesseur qui exécute un programme habituellement codé dans un langage de haut niveau. – Une solution toute matérielle comporte un processeur sur mesure bâti avec des portes logiques et des bascules. – La plupart des systèmes numériques se situent entre ces deux extrêmes. Les systèmes embarqués comportent en général un processeur sur lequel sexécute du logiciel et quelques processeurs ou coprocesseurs dédiés à des tâches particulières. 3

4 INF3500 : Conception et implémentation de systèmes numériques Options pour les solutions matérielles: Technologies de circuits intégrés ASIC : Application Specific Integrated Circuit: circuit intégré à application spécifique Deux grandes classes dASIC : la logique fixe et la logique programmable. Logique fixe: – système ne peut être modifié – coûts faramineux de développement – coût unitaire très faible – la meilleure performance Logique programmable: – système peut être modifié, même par lutilisateur – coûts de développement raisonnables – coût unitaire relativement élevé – performance adéquate pour une très grande variété dapplications 4

5 INF3500 : Conception et implémentation de systèmes numériques Options pour les solutions matérielles: Technologies de circuits intégrés 5 Technologies de circuits intégrés à application spécifique (ASIC) Logique fixeLogique programmable ASIC sur mesure Full-custom ASIC ASIC à cellules normalisées Cell-based ASIC réseau pré-diffusé de portes Gate Array mémoire morte Programmable Read Only Memory – PROM Electrically Programmable ROM – EPROM Erasable EPROM – EEPROM réseau de logique programmable Programmable Logic Array - PLA circuit PAL Programmable Array Logic - PAL circuit GAL Generic Array Logic - GAL circuit logique programmable complexe Complex Programmable Logic Device – CPLD réseau prédiffusé programmable par lutilisateur Field-Programmable Gate Array – FPGA

6 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 6

7 INF3500 : Conception et implémentation de systèmes numériques Les débuts: circuits SSI, MSI et LSI Les premiers circuits numériques intégrés sont apparus sur le marché dans les années On les classifiait alors selon le nombre de transistors quils intégraient. Les trois acronymes de base, SSI, MSI et LSI, référaient respectivement à Small, Medium et Large Scale Integration. – Un circuit SSI contenait environ 10 2 transistors – portes logiques de base – Un circuit MSI contenait environ multiplexeurs, décodeurs, etc. – Un circuit LSI contenait environ 10 4 transistors – mémoires, processeurs, p. ex. Intel – Pour les complexités grandissantes, lacronyme VLSI (Very Large …) sest généralisé pour tous les autres circuits. 7

8 INF3500 : Conception et implémentation de systèmes numériques Circuits SSI, MSI et LSI: série 7400 Une famille de circuits SSI/MSI très populaire jusquau début des années 1990 était la série Normalisés dans lindustrie, ils étaient manufacturés par plusieurs fournisseurs. Les deux derniers chiffres reflétaient la fonction logique réalisée et la position des signaux sur les pattes de la puce. Ne sont plus vraiment utilisés de nos jours. 8 numérofonction × NON-ET × NON-OU × NON × ET (3 entrées) × bascule JK avec reset Source: Wikipédia

9 INF3500 : Conception et implémentation de systèmes numériques Un système numérique avec des composantes discrètes prototype de Macintosh, ca Macintosh Wire Wrap Logic Board # , Digibarn Computer Museum. Consulté le 16 sep. 2009, images tirées de

10 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 10

11 INF3500 : Conception et implémentation de systèmes numériques Mémoires mortes programmables : PROM, EPROM, EEPROM Les premiers circuits programmables par lutilisateur étaient des mémoires mortes programmables (Programmable Read Only Memory – PROM). Une PROM ne se programmait quune seule fois. Une mémoire ROM consiste en : – un décodeur avec n signaux dentrée; – un réseau OU programmé (ou programmable une fois) avec 2 n mots de m bits chacun ; – m signaux de sortie. Le réseau programmé comporte 2 n lignes de m colonnes chacune. À lintersection de chaque ligne avec une colonne on trouve un élément électronique à mémoire. Une fois programmée, la ROM de 2 n mots de m bits peut générer m fonctions de n variables simultanément. 11

12 INF3500 : Conception et implémentation de systèmes numériques Mémoires mortes programmables : PROM, EPROM, EEPROM On distingue trois sortes de mémoire ROM, différenciées par leurs technologies de programmation. – PROM : Programmable Read Only Memory, programmable une seule fois; – EPROM : Erasable Programmable Read Only Memory, programmable à plusieurs reprises, et effaçable à laide de rayons ultraviolets (facile à reconnaître à sa petite fenêtre); et – EEPROM : Electrically Erasable Programmable Read Only Memory, programmable à plusieurs reprises, et effaçable à laide dimpulsions électriques. Exemple: microcontrôleur NEC D8749 avec EPROM intégré de 2 Ko 12 Source: Wikipédia

13 INF3500 : Conception et implémentation de systèmes numériques Exemple: ROM à 16 mots de 8 bits Rappel: un décodeur a une seule sortie active à la fois, qui indique la valeur du code binaire en entrée. Les lignes verticales comportent en fait 16 fils, un pour chaque ligne du décodeur. Chaque intersection est programmable. 13

14 INF3500 : Conception et implémentation de systèmes numériques Exemple de programmation dune ROM 14 Source: Roth, 5e éd., © Brooks/Cole 2004 Les dispositifs de programmation sont unidirectionnels pour empêcher toute ligne horizontale den mener une autre. On utilise une diode ou un transistor.

15 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 15

16 INF3500 : Conception et implémentation de systèmes numériques Réseaux logiques programmables : PLA, PAL et GAL Limplémentation de circuits logiques avec des circuits SSI, MSI et LSI nécessitait beaucoup de travail pour choisir, disposer et relier les composantes discrètes. Certaines fonctions logiques complexes étaient remplacées par des PROM, mais une mémoire est en général trop grande et pas assez flexible pour bien convenir à la tâche. Les PLA, PAL avaient pour but de réaliser des circuits logiques relativement complexe en un seul boîtier, et à permettre au concepteur de reprogrammer le circuit plusieurs fois. Les GAL sont la version améliorée des PLA/PAL. 16

17 INF3500 : Conception et implémentation de systèmes numériques Réseaux logiques programmables : PLA Un PLA (Programmable Logic Array) est similaire à une ROM, mais il ne réalise pas tous les produits de termes comme une ROM. Un PLA à n entrées et m sorties peut réaliser m fonctions de n variables, en autant que chacune requiert un nombre limité de produits des variables en entrée. (En pratique, cest presque toujours le cas). Un PLA est composé de deux réseaux programmables, ET et OU. Le réseau ET programmable est effectivement un décodeur programmable incomplet. 17 Chaque intersection dune ligne horizontale et dune ligne verticale est programmable. Seuls 6 termes (produits – ET logique) peuvent être réalisés à partir des quatre entrées et de leurs compléments. Seules trois fonctions de sortie peuvent être réalisées. Chaque fonction peut utiliser nimporte lequel des six termes programmés

18 INF3500 : Conception et implémentation de systèmes numériques Réseaux logiques programmables : PLA 18 Les lignes horizontales ont une valeur de 1 par défaut. Les lignes verticales de sortie ont une valeur de 0 par défaut. Source: Roth, 5e éd., © Brooks/Cole 2004

19 INF3500 : Conception et implémentation de systèmes numériques Réseaux logiques programmables : circuits PAL et GAL Un PAL (Programmable Array Logic) est un cas particulier de PLA. Dans un PAL, seulement le réseau ET est programmable, alors que le réseau OU est fixe. Aucun produit de termes ne peut être partagé par plus dune fonction. Chaque fonction peut donc être optimisée séparément. Un GAL (Generic Array Logic), de la compagnie Lattice Semiconductors, est un dispositif programmable et configurable pouvant émuler différents types de PAL. Les pattes de sorties peuvent inclure un registre et un signal de rétroaction vers le réseau programmable OU, et peuvent être configurées comme des ports dentrée ou dentrée et sortie. Les PALs et les GALs incluent en général des éléments à mémoire aux ports de sortie. Les circuits GAL remplacent aujourdhui effectivement les composantes SSI-LSI. 19

20 INF3500 : Conception et implémentation de systèmes numériques PAL 16L8 20 Chaque intersection dune ligne horizontale et dune ligne verticale est programmable!

21 INF3500 : Conception et implémentation de systèmes numériques GAL22LV10 : vue densemble 21 Source: GAL22LV10 Data sheet, Lattice Semiconductor, Aug Chaque intersection dune ligne horizontale et dune ligne verticale est programmable!

22 INF3500 : Conception et implémentation de systèmes numériques GAL22LV10 : Output Logic Macro Cell 22 Source: GAL22LV10 Data sheet, Lattice Semiconductor, Aug Les signaux de contrôle des deux multiplexeurs ne sont pas montrés. Ils sont programables.

23 INF3500 : Conception et implémentation de systèmes numériques Résumé: ROM, PLA, PAL, GAL 23 type de dispositifréseau ETréseau OU ROM fixe (tous les mintermes sont générés par un décodeur) programmable PLA programmable (un nombre limité de mintermes peuvent être générés) programmable PAL programmable (un nombre limité de mintermes peuvent être générés) fixe (un nombre limité de mintermes peuvent être combinés) GALcomme PAL

24 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 24

25 INF3500 : Conception et implémentation de systèmes numériques Circuits logiques programmables complexes (CPLD) Les ROMs, PLAs, PALs et GALs sont parfois appelés des circuits logique programmable simples (Simple Programmable Logic Devices – SPLD). Les (Complex Programmable Logic Devices – CPLD) sont une extension naturelle des circuits PAL. Un CPLD incorpore plusieurs PALs ou PLAs sur une seule puce avec un réseau dinterconnexions. Le réseau permet de relier les pattes de la puce à différents blocs internes et de relier les blocs entre eux. Il est donc possible de composer des fonctions logiques très complexes incluant des machines à états et de petites mémoires. Les CPLD offrent une alternative intéressante aux FPGAs dans certains cas: – faible consommation de puissance – boîtiers de taille très réduite (e.g. 25 mm 2 vs 500 mm 2 pour un petit FPGA) – mémoire non volatile pour la programmation 25

26 INF3500 : Conception et implémentation de systèmes numériques Exemple de CPLD de Xilinx Le circuit comprend quatre PALs à 36 entrées et 16 sorties. Les sorties proviennent de macro-cellules contenant un élément programmable à mémoire. Le réseau dinterconnexions permet détablir des connexions entre les blocs dentrées-sorties, les blocs fonctionnels et les macro-cellules. 26 Source: Roth, 5e éd., © Brooks/Cole 2004 Chaque function block est un PAL.

27 INF3500 : Conception et implémentation de systèmes numériques Exemple de CPLD de Xilinx: vue détaillée 36 entrées en versions naturelle et complémentée 48 portes ET à connexions programmables 16 portes OU à connexions programmables La macro-cellule permet dactiver ou non la bascule avec un signal naturel ou complémenté. La cellule de sortie contient un tampon à trois états. 27 Source: Roth, 5e éd., © Brooks/Cole 2004

28 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 28

29 INF3500 : Conception et implémentation de systèmes numériques La planchette Genesys de Digilent Équipée dun FPGA Virtex-5 29 Digilent inc., Genesys Board Reference Manual, May 2011

30 INF3500 : Conception et implémentation de systèmes numériques Réseaux pré-diffusés programmables (par lutilisateur): Field-Programmable Gate Arrays (FPGA) Un FPGA est composé à la base de : – un réseau de blocs de logique programmable (Configurable Logic Block CLB); – un réseau dinterconnexions programmables entre les blocs; et, – des blocs dentrée et de sortie avec le monde extérieur (Input/Output Block – IOB). 30 Ici: 12 IOBs, 3 × 5 CLBs XC5VLX50TFFG1136C: 480 IOBs, 120 × 30 CLBs

31 INF3500 : Conception et implémentation de systèmes numériques Virtex 5: bloc de logique programmable 31 Un CLB est composé de deux tranches (slices). Chaque tranche est reliée au réseau dinterconnexions. Les tranches sont aussi reliées entre elles verticalement. Xilinx inc., Virtex-5 FPGA User Guide (ug190 v. 5.4), March 2012

32 INF3500 : Conception et implémentation de systèmes numériques Virtex 5: tranche de type L (SLICEL) 32 Quatre tables de correspondance à 6 entrées: - fonction logique - mémoire ROM Quatre éléments à mémoire, bascule ou loquet. Des multiplexeurs pour router les signaux. Quelques portes logiques pour laddition rapide. Xilinx inc., Virtex-5 FPGA User Guide (ug190 v. 5.4), March 2012

33 INF3500 : Conception et implémentation de systèmes numériques Virtex 5: tranche de type M (SLICEM) 33 Quatre tables de correspondance à 6 entrées: - fonction logique - mémoire ROM - mémoire RAM à un ou plusieurs ports - registre à décalage Quatre éléments à mémoire, bascule ou loquet. Des multiplexeurs pour router les signaux. Quelques portes logiques pour laddition rapide. Xilinx inc., Virtex-5 FPGA User Guide (ug190 v. 5.4), March 2012

34 INF3500 : Conception et implémentation de systèmes numériques Bloc de logique programmable simplifié (~ une tranche du Virtex 2 Pro) 34 Deux tables de correspondance à 4 entrées: - fonction logique - mémoire RAM - mémoire ROM - décalage Deux éléments à mémoire, bascule ou loquet. Des multiplexeurs pour router les signaux.

35 INF3500 : Conception et implémentation de systèmes numériques Comment une LUT implémente une fonction logique 35 Source: Maxfield, © Mentor Graphics, 2004

36 INF3500 : Conception et implémentation de systèmes numériques Exercice: implémenter un circuit logique sur un FPGA 36

37 INF3500 : Conception et implémentation de systèmes numériques Blocs de mémoire intégrée De plus en plus de transistors … les manufacturiers ajoutent de la mémoire. Avantage: mémoire accessible directement à lintérieur de la puce. Colonnes de blocs de mémoire intégrées à travers les CLBs. 37 XC5VLX50T: 60 blocs de 36 Kb = 2160 Kb Source: Maxfield, © Mentor Graphics, 2004

38 INF3500 : Conception et implémentation de systèmes numériques Fonctions arithmétiques avancées Les FPGAs ont prouvé leur utilité dans les applications de traitement de signal. La multiplication est une opération fondamentale dans ces applications. Les manufacturiers de FPGAs ont donc rajouté des multiplicateurs dédiés. 38 XC5VLX50T: 48 tranches DSP48E avec multiplicateurs de 25 b × 18 b signés Source: Maxfield, © Mentor Graphics, 2004

39 INF3500 : Conception et implémentation de systèmes numériques Virtex 5: tranche DSP48E 39 XC5VLX50T: 48 tranches DSP48E chacune avec un multiplicateur de 25 b × 18 b signés Xilinx inc., Virtex-5 FPGA XtremeDSP Design Considerations (ug193 v. 3.5), January 2012

40 INF3500 : Conception et implémentation de systèmes numériques Microprocesseurs fixes Plusieurs FPGAs intègrent des microprocesseurs fixes, ex. PowerPC. Nutilisent pas de CLB ni de mémoire du FPGA. Architecture résultante très performante, SoC-sur-FPGA. Accès rapide entre le microprocesseur fixe et le reste de la logique, les multiplicateurs et la mémoire. 40 Un ou deux PPC dans la série XC5VFX. Aucun dans le XC5VLX Xilinx, Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Complete Data Sheet, Nov

41 INF3500 : Conception et implémentation de systèmes numériques Génération dhorloge La génération et la distribution du signal dhorloge est un problème difficile. Un circuit peut nécessiter une dizaine dhorloges de fréquences différentes. Le générateur accepte en entrée une horloge externe et génère une ou plusieurs horloges internes. 41 Source: Maxfield, © Mentor Graphics, 2004

42 INF3500 : Conception et implémentation de systèmes numériques Distribution dhorloge Pour distribuer lhorloge à travers la puce tout en minimisant le déphasage dhorloge, on utilise un réseau en arbre dédié. Ce réseau est alimenté soit par une patte spéciale du FPGA à laquelle est associé un amplificateur dédié, ou bien par lentremise de signaux internes pouvant être routés au même amplificateur. 42 Source: Maxfield, © Mentor Graphics, 2004

43 INF3500 : Conception et implémentation de systèmes numériques Blocs dentrée et de sortie Les FPGAs incorporent des blocs dentrées-sorties très performants. Les blocs dentrées-sorties supportent plusieurs normes en termes de débit dinformation, de tensions et dimpédance. Ils incorporent des éléments à mémoire pour minimiser les délais de propagation et augmenter le taux de transmission de linformation. 43 Xilinx, Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Complete Data Sheet, Nov

44 INF3500 : Conception et implémentation de systèmes numériques Virtex II Pro: Réseau hiérarchique dinterconnexions Longues lignes: toute la puce Lignes hex: chaque 3 e ou6e bloc Lignes double: chaque 2 e ou 4 e bloc Lignes directes entre CLBs voisins Lignes rapides: internes aux CLBs 44 Xilinx, Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Complete Data Sheet, Nov

45 INF3500 : Conception et implémentation de systèmes numériques Systèmes sur puces avec tissu programmable Une tendance plus récente est dintégrer de la logique programmable à un microprocesseur. Architecture résultante très performante de System-on-Chip (SoC). Accès rapide entre le microprocesseur fixe et le reste de la logique. Exemple: Xilinx – famille Zynq Xilinx inc. « Zynq-7000 A Generation ahead backgrounder », 2013.

46 INF3500 : Conception et implémentation de systèmes numériques Plan pour aujourdhui Introduction: options dimplémentation de systèmes numériques Circuits SSI, MSI et LSI Mémoires mortes: PROM, EPROM, EEPROM PLA, PAL, GAL CPLD FPGA Technologies de programmation 46

47 INF3500 : Conception et implémentation de systèmes numériques Technologies de programmation Fusibles Anti-fusibles Connexions par transistors EPROM et grilles flottantes Cellules EEPROM et mémoire Flash Mémoire SRAM 47

48 INF3500 : Conception et implémentation de systèmes numériques Fusibles Un métal conducteur fond sous laction de la chaleur engendrée par un courant élevé qui le traverse. Programmable une seule fois. Nest plus utilisée. 48 Source: Maxfield, © Mentor Graphics, 2004

49 INF3500 : Conception et implémentation de systèmes numériques Anti-fusibles (1) Une tension élevée engendre un court circuit qui forme un conducteur permanent quand la tension est enlevée. Programmable une seule fois. Immunité aux rayonnement ionisant. Bonne protection de la propriété intellectuelle. 49 Source: Maxfield, © Mentor Graphics, 2004

50 INF3500 : Conception et implémentation de systèmes numériques Anti-fusibles (2) Un anti-fusible est fabriqué en plaçant du silicium amorphe entre deux conducteurs métalliques. Le silicium amorphe peut être considéré comme un isolant. En lui appliquant une tension élevée, on transforme le silicium amorphe en silicium polycristallin conducteur. Le circuit électrique ainsi formé entre les deux conducteurs métalliques sappelle un via.. 50 Source: Maxfield, © Mentor Graphics, 2004

51 INF3500 : Conception et implémentation de systèmes numériques Connexions par transistors Un fusible nest pas en général suffisant pour établir un lien de programmation. Le lien doit souvent être unidirectionnel: on utilise donc un transistor. 51 Source: Maxfield, © Mentor Graphics, 2004

52 INF3500 : Conception et implémentation de systèmes numériques EPROM et grilles flottantes Les mémoires EPROM utilisent des transistors spéciaux avec une grille flottante. En conditions normales, les deux transistors fonctionnent de façon identique et peuvent conduire le courant selon laction de la grille de contrôle. On désactive le transistor à grille flottante en plaçant une tension élevée entre sa grille et lun de ses terminaux. Cette tension induit un courant qui chargela grille flottante. Une fois celle-ci chargée, il nest plus possible de créer un canal sous la grille et les deux terminaux sont effectivement isolés électriquement. Pour effacer le dispositif, on lexpose à un rayonnement ultra-violet qui dissipe la charge accumulée sur les grilles flottantes et réactive les transistors. 52 Source: Maxfield, © Mentor Graphics, 2004

53 INF3500 : Conception et implémentation de systèmes numériques EEPROM et mémoires Flash Les mémoires EEPROM sont similaires aux mémoires EPROM, mais peuvent être effacées électriquement, sans rayons ultraviolets. Lisolant autour de la grille flottante est plus mince que dans le cas dune cellule EPROM, et la grille flottante chevauche partiellement le drain du transistor. Pour programmer la cellule, on place une tension élevée sur la grille de contrôle et le drain du transistor. Comme un courant élevé circule dans le canal, des électrons sont attirés par la grille de contrôle et vont semmagasiner sur la grille flottante, désactivant le transistor. 53 Source: wikipédia

54 INF3500 : Conception et implémentation de systèmes numériques Mémoire SRAM Une cellule de mémoire SRAM comporte 4 ou 6 transistors. La technologie SRAM est de loin la plus populaire pour les FPGAs. Linformation est perdue quand lalimentation est coupée. Le fichier de configuration doit être entreposé dans une mémoire ROM sur la planchette. La technologie SRAM est affectée par les radiations, donc elle nest pas appropriée pour les applications spatiales. Le fichier des bits de configuration doit être entreposé dans une mémoire ROM sur la planchette. 54

55 INF3500 : Conception et implémentation de systèmes numériques Technologies de programmation: résumé 55 caractéristiqueSRAManti-fusiblesFlash fabricationà lavant-garde1 à 2 générations de retard reprogrammableouinonoui temps de reprogrammation1 × T-3 × T volatile oui – besoin dun fichier externe non prototypageexcellentnonacceptable sécuritépossibleexcellente dimension de la cellule grande : 4 ou 6 transistors très petite consommation de puissancemoyennefaiblemoyenne résistance aux radiationsnonouinon

56 INF3500 : Conception et implémentation de systèmes numériques Résumé: technologies de logique programmable 56 Notions à retenir et maîtriser Importance relative 1. Expliquer lhistorique du développement de la logique programmable.2 2. Expliquer les différences entre les différents dispositifs de logique programmable.8 3. Illustrer à laide dun schéma comment programmer un PROM, PLA, PAL, GAL et CPLD pour implémenter une fonction logique Tracer un diagramme dun FPGA montrant ses composantes principales Tracer un diagramme dun bloc de logique programmable dun FPGA, montrant ses composantes principales Illustrer à laide dun schéma comment programmer un FPGA pour implémenter une fonction logique Énumérer et décrire les composantes secondaires quon retrouve sur un FPGA Énumérer et décrire les principales technologies de programmation pour la logique programmable. 10 Total100


Télécharger ppt "INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Cours #3 Technologies."

Présentations similaires


Annonces Google