La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Analyse temporelle des circuits numériques Modélisation statique de linverseur CMOS MASTER ACSI M2 Prof. Habib MEHREZ.

Présentations similaires


Présentation au sujet: "Analyse temporelle des circuits numériques Modélisation statique de linverseur CMOS MASTER ACSI M2 Prof. Habib MEHREZ."— Transcription de la présentation:

1 Analyse temporelle des circuits numériques Modélisation statique de linverseur CMOS MASTER ACSI M2 Prof. Habib MEHREZ

2 Modèle statique de l'inverseur CMOS

3 Transistor N V GS = E V DS = S Région de blocage: V GS – V TN < 0 I N = 0 E – V TN E < V TN Région de saturation: 0 E – V TN < S I N = K n (E – V TN ) 2 Région ohmique: 0 0 < S < E – V TN I N = K n [2(E – V TN )S – S 2 ]

4 Modèle statique de l'inverseur CMOS Transistor P V GS = E – V DD V DS = S – V DD V TP < 0 Région de blocage: V GS – V TP > 0 I P = 0 E – V DD – V TP > 0 => E > V DD + V TP Région de saturation: V DS < V GS – V TP < 0 S – V DD E – V TP > S I P = K P (V DD – E + V TP ) 2 Région ohmique: V GS – V TP < V DS < 0 E – V DD – V TP E – V TP < S I P = K P [2(V DD – E + V TP ) (V DD – S) – (V DD – S) 2 ]

5 Récapitulatif régionstransistor N V TN > 0 transistor P V TP < 0 blocageE < V TN E > V DD + V TP saturationE – V TN < SE – V TP > S ohmiqueE – V TN > SE – V TP < S

6 Récapitulatif Zone A: TN bloqué TP ohmique Zone B: TN saturé TP ohmique Zone C: TN saturé TP saturé Zone D: TN ohmique TP saturé Zone E: TN ohmique TP bloqué

7 Etude des différents régimes de fonctionnement Zone A E TN bloqué => I N = 0 => I P =0 et S > E – V TP => TN bloqué => I P = K P [2(V DD – E + V TP ) (V DD – S) – (V DD – S) 2 ] =0 Solution V DD – S = 0 => S= V DD

8 Etude des différents régimes de fonctionnement Zone B E > V TN et S > E – V TN TN saturé S > E – V TP TP ohmique I N = K n (E – V TN ) 2 I P = K P [2(V DD – E + V TP ) (V DD – S) – (V DD – S) 2 ] I N = I P on pose et σ = V DD – S => σ 2 – 2 σ (V DD – E + V TP ) +(E – V TN ) 2 /β r = 0 σ = (V DD – E + V TP ) – (E – V TN ) 2 /β r Solution => S = V DD – σ =

9 Modèle statique de l'inverseur CMOS Zone C S > E – V TN TN saturé I N = K n (E – V TN ) 2 S < E – V TP TP saturé I P = (V DD – E + V TP ) 2 I N = I P Solution E – V TN = E – V TN < S < E – V TP on pose V TP = – V TN et E * = V DD /2 => β r =1 => En considerant L N =L P => W P 3W N

10 Modèle statique de l'inverseur CMOS Ex: plot dentrée compatible TTL pour CMOS Compatibilité (Etat haut) => E* => W P /W N Application

11 Modèle statique de l'inverseur CMOS Zone D S < E – V TN TN ohmique S < E – V TP TP saturé I N = I P => K n [2(E – V TN )S –S 2 ]= K P (V DD – E + V TP ) 2 => S 2 – 2(E – V TN )S + β r (V DD – E + V TP ) 2 = 0 Δ = (E – V TN ) 2 – β r (V DD – E + V TP ) 2 Solution

12 Modèle statique de l'inverseur CMOS Zone E E > V DD + V TP => I P =0 TP bloqué S < E – V TN => TN ohmique I N = K n [2(E – V TN )S –S 2 ]= 0 => S=0

13 Modèle statique de l'inverseur CMOS A.N et Récapitulatif: V DD =5V V TN =1V V TP = –1V β r =1 ZoneconditionTPTNSortie S A0 E < V TN ohmiquebloquéS=V DD BV TN E


Télécharger ppt "Analyse temporelle des circuits numériques Modélisation statique de linverseur CMOS MASTER ACSI M2 Prof. Habib MEHREZ."

Présentations similaires


Annonces Google