La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

Présentations similaires


Présentation au sujet: "1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,"— Transcription de la présentation:

1 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg, Switzerland, 29 November 2006

2 2 3.3.1 Bascules (Latches) Définition. Dépendant de la valeur de Q, l'état d'une bascule SR est appelé 0 (zéro) ou 1 (un). SREtat 00 10 01 11 Commentaire 1. Les entrées S et R d'une bascule SR sont normalement à 0. Propriété. Une bascule SR possède les états suivants: 2. Si S est mis à 1 alors Q devient 1 (Q reste à 1 si S est de nouveau mis à 0). 3. Si R est mis à 1 alors Q devient 0 (Q reste à 0 si R est de nouveau mis à 0). 4. Si S et R sont mis à 1 en même temps, puis de nouveau à 0 alors l'état final de la bascule SR est 0 ou 1 !!! 0 ou 1 1 0 Q=Q=0

3 3 3.3.1 Bascules (Latches) Dans l'état normal S=R=0, une bascule SR se souvient si la dernière fois ce fut S ou R qui a été mis à 1 !!! Càd une bascule SR est une mémoire à 1-bit Remarque: S signifie set et R reset

4 4 3.3.1 Bascules (latches) Bascule D commandée par une horloge Bascule SR commandée par une horloge

5 5 3.3.2 Circuits flip-flop

6 6

7 7 3.3.3 Registre Fig. 3-28a. Dual D flip-flop.

8 8 3.3.3 Registre Fig. 3-28b. Octal flip-flop.

9 9 3.3.4 Organisation interne dune mémoire Figure 3-29. Logic diagramm for a 4x3 memory. Each row is one of the four bit words. A read or write operation always reads or writes a complete word.

10 10 3.3.4 Organisation interne dune mémoire

11 11 3.3.5 Caractéristiques des circuits mémoire

12 12 3.3.6 RAM et ROM


Télécharger ppt "1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,"

Présentations similaires


Annonces Google