La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

1 14 Décembre 2005 Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur.

Présentations similaires


Présentation au sujet: "1 14 Décembre 2005 Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur."— Transcription de la présentation:

1 1 14 Décembre 2005 Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL) Co-directrice de thèse : Laurence Picheta (Maître de conférences, USTL) Encadrants CEA : Jean Russat (Directeur de laboratoire), Nicolas Fel (Chercheur)

2 2 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

3 3 14 Décembre 2005 Grille SourceDrain Transistor MOSFET sur substrat bulk Introduction – Motivations La technologie SOI Avantages par rapport au bulk traditionnel : –Diminution des capacités de jonction –Densité dintégration plus importante –Pas de Latch-up –Courants de fuite plus faibles –Réduction du couplage à travers le substrat entre blocs numériques / analogiques –Fonctionnement à des températures plus élevées –Immunité plus élevée aux radiations –… Substrat de silicium (800 µm) Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance Substrat de silicium (800 µm) Oxyde enterré (400 nm) Transistor MOSFET sur SOI Isolation diélectrique complète du transistor A puissance consommée identique : Vitesse > 15 % A vitesse identique : Puissance < 30 %

4 4 14 Décembre 2005 Introduction – Motivations Montée en fréquence des filières CMOS (bulk et SOI) Fréquences de coupures F t et F max très élevées ( > 100 GHz ) Circuits RF/Hyperfréquences Etat de lart en fréquence F max des transistors CMOS (bulk et SOI)

5 5 14 Décembre 2005 Introduction – Motivations CMOS SOI à léchelle nanométrique Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance Fréquences de coupures F t et F max très élevées ( > 100 GHz ) Circuits RF/Hyper Possibilité dIntégration complète des blocs RF/Hyper + Numériques + Analogiques Réduction du couplage à travers le substrat

6 6 14 Décembre 2005 Introduction – Motivations Inconvénients des filières silicium pour les applications RF/Hyper Substrats standards de faible résistivité : 10 – 20.cm Couches diélectriques très minces ( 3 µm) Gamme dimpédances caractéristiques réduite Pertes métalliques élevées Microruban Pertes diélectriques élevées Coplanaire Objectif : réalisation de passifs de bonne qualité avec des niveaux dinterconnexion optimisés pour le numérique

7 7 14 Décembre 2005 Introduction – Motivations Peu de publications de circuits CMOS au-delà de 10 GHz Démarrage de lindustrialisation du CMOS SOI 130nm en Europe (projet européen de recherche technologique MEDEA+ T206) Transistors : –Performances en fréquence élevées (F max > 100 GHz) –Méthodologie de modélisation RF adaptée au MOSFET au point pour le linéaire et en développement pour le non-linéaire Lignes de transmission : –Peu de mesures disponibles –Les modèles analytiques non adaptés aux procédés technologiques Situation en 2002 : Objectif de la thèse : Etudier les aptitudes de la technologie SOI 130 nm (ST- Microelectronics) pour les applications hyperfréquences

8 8 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

9 9 14 Décembre 2005 Démarche Caractérisation – Transistors – Lignes de transmission – Passif – Actif (AC et grand signal) Modélisation Mesures Analyse des performances – Amplificateur distribué – LNA – Mélangeur Conception de MMIC ETAPES Conception de démonstrateurs (prototypes) de fonctions RF pour une chaîne démission /réception 90° 0°

10 10 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

11 11 14 Décembre 2005 A substrat flottant Zone de leffet kink ! Effet kink (et transistor bipolaire parasite) Transistors MOSFET sur SOI Procédé : Technologie CMOS SOI 130 nm partiellement désertée (ST-Microelectronics) Limite de zone de déplétion Zone interne flottante Transistors (avec ou sans prises de substrat) A prises (le potentiel interne est contrôlé par les prises) Pas deffet de substrat flottant Performances en fréquence plus faibles Transistor flottant prises externes

12 12 14 Décembre 2005 Transistors MOSFET sur SOI Performances en fréquence W=30x2 µm C gd / C gs C gs [pF/mm] F max [GHz] R g [ ] A prisesFlottant Transistor à prises : –Extension de la grille (Layout spécifique augmentant fortement R g ) –Prises augmentant la capacité doverlap de C gs Performances en fréquence plus faibles Pour les deux types : Effet Miller important Utilisation de la paire cascode

13 13 14 Décembre 2005 Transistors MOSFET sur SOI Reposent sur lextraction des paramètres du schéma équivalent : LsLs RsRs LgLg C pg Grille LdLd C pd Drain Source RdRd g m.e -j.V gsi GdGd C ds R gd C gd RiRi C gs V gsi RgRg Composant intrinsèque Modélisation 2 modèles disponibles : –Petit signal [IEMN] –Grand signal [IEMN,Siligaris:04] Capacités d « overlap » et de « fringing » inclues

14 14 14 Décembre 2005 Transistors MOSFET sur SOI Modèle petit signal Extrait en régime de saturation Bruit inclus (NF50), Applications : amplificateurs, amplificateurs faible bruit egeg idid Modèle grand signal Phénoménologique Extrait sur une large gamme de tension V gs [ 0 - 1,6 V ] et V ds [ 0 - 1,6 V ] Bruit non inclus Applications : amplificateurs, mélangeurs, oscillateurs

15 15 14 Décembre 2005 C gd I ds =f(V gisi,V gidi ) R gd RiRi C gs C ds V gi V si V di Transistors MOSFET sur SOI Caractéristiques du modèle grand signal Expressions des capacités : dérivent de lexpression de la charge de grille (Principe de conservation de la charge) Expression de la source de courant : continue & infiniment dérivable Peu de paramètres : 40 Loi déchelle en fonction de W (largeur de grille) Transistors flottants : prise en compte de leffet kink Équations valables pour les PMOS

16 16 14 Décembre 2005 Transistors MOSFET sur SOI Extraction des paramètres des 2 modèles Mesures de paramètres S à froid Éléments extrinsèques « Épluchage » Mesures de paramètres S multipolarisation Optimisation Paramètres des capacités C gs et C gd Éléments intrinsèques Modèle grand signal Mesures DC du courant I ds Optimisation Paramètres de la source de courant Modèle petit signal en saturation Mesures de paramètres S en saturation « Épluchage » Éléments intrinsèques Procédures identiques

17 17 14 Décembre 2005 Transistors MOSFET sur SOI Modèle petit signal Mesures et simulations de paramètres S MOSFET SOI-PD à prises 60x0,13 µm Erreur sur les paramètres S : < 0,5% V ds = 1,2 V I ds entre 100 et 450 mA/mm

18 18 14 Décembre 2005 Transistors MOSFET sur SOI Modèle grand signal Mesures et simulations MOSFET SOI-PD à prises 60x0,13 µm

19 19 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

20 20 14 Décembre 2005 Lignes de transmission Structure des couches dinterconnexion (CMOS SOI 130 nm) 6 couches de cuivre + 1 niveau optionnel daluminium Substrat basse résistivité (10-20.cm) ou haute résistivité (>1 k.cm en face arrière) Substrat de faible résistivité comparé aux technologies MMIC III-V Pas de plan de masse en face arrière Couches diélectriques très minces Les structures de propagation classiques montrent des pertes élevées Aluminium(h=880 nm) Cuivre (h=900 nm) Cuivre (h=350 nm) Cuivre (h=260 nm) STI + PMD (h=770 nm) BOX (h=400 nm) Substrat silicium h=5,7 µm

21 21 14 Décembre 2005 Lignes de transmission Ligne coplanaire Substrat Si Cu-6 Al-7 Substrat basse résistivité pertes diélectriques très importantes

22 22 14 Décembre 2005 MASSE = Cu1+VIA +Cu2 Substrat Si h=3 m Cu-6 Diélectrique MASSE = Cu1+VIA +Cu2 Substrat Si h=3 m Cu-6 ALUCAP Diélectrique 0,25 dB Lignes de transmission Ligne TFMS (avec « stack » Cu1+VIA+Cu2) AVANTAGES Caractéristiques électriques indépendantes de la résistivité du substrat : utilisation possible de substrats de basse ou haute résistivité INCONVENIENTS Diélectrique très mince : gamme dimpédance réduite (30– 50 ) Haute impédance (ruban étroit) : pertes métalliques élevées

23 23 14 Décembre 2005 Lignes de transmission –Données technologiques : Couches métalliques très fines : Quelle valeur pour Cu ? Multitude de fines couches de diélectriques : Quelle valeur tan ? –Structure microruban particulière : Modèles analytiques non adaptés Modélisation de la TFMS Points critiques : Solution : modélisation phénoménologique Mais quelques mesures de lignes disponibles…

24 24 14 Décembre 2005 Lignes de transmission Modélisation phénoménologique RLCG Mesures Schéma électrique équivalent Z c = +j Équations empiriques R,L,C,G = f(largeur,fréquence)

25 25 14 Décembre 2005 Lignes de transmission Modélisation phénoménologique RLCG Pas besoin de connaître les paramètres technologiques Techniques de mesures connues Équations simples et faciles à développer : optimisation dans ICCAP Peu de mesures nécessaires : 3 lignes de largeur différente suffisent pour développer des lois déchelles en W INCONVENIENT : Équations spécifiques à une topologie de ligne Simple, rapide à mettre en œuvre et précis Ce modèle a été utilisé pour la conception des AD, des LNA et des mélangeurs AVANTAGES :

26 26 14 Décembre 2005 Lignes de transmission Résultats avec le modèle phénoménologique Mesures et simulations des paramètres RLCG dune ligne TFMS 50

27 27 14 Décembre 2005 Lignes de transmission Mesures et simulations de Z c, et r dune ligne TFMS 50 Résultats avec le modèle phénoménologique

28 28 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

29 29 14 Décembre 2005 Caractéristique : un gain constant sur une bande très large Applications : instrumentation, radar, communications optiques et ULB Circuits – Amplificateurs distribués L d /2LdLd R TERM SORTIE L g /2LgLg R TERM ENTREE Principe : –Séparation des capacités des composants actifs grâce à des lignes de transmission artificielles –Addition des transconductances Bande passante plus large que celle des amplificateurs à contre- réaction ou en cascade

30 30 14 Décembre 2005 Circuits – Amplificateurs distribués État de lart (début 2003) en CMOS Spécifications : Bande passante : 20 GHz Gain : 7 dB RéférenceF t /F max [GHz]TopologieGain [dB]Bande [GHz] [Lui:03] CMOS bulk 180 nm 70/58 3 étages cascode, inductances 7,30,1-22 GHz Architecture de lAD : 4 étages, cascode Technique de compensation des pertes [Deiblele:89] utilisée en III-V Transistors: flottant et à prises Lignes de transmission TFMS sans ALUCAP Surface du circuit : 0,75 mm² Entrée sortie DC

31 31 14 Décembre 2005 S1S1 D1D1 G1G1 S2S2 D2D2 G2G2 Circuits – Amplificateurs distribués Choix de larchitecture 1.MOSFET : effet Miller très important –Conséquence : ondulation dans la bande passante –Solution : paire cascode. 2.Lignes de transmission en silicium : pertes élevées –Conséquence : le gain décroît en fin de bande –Solution : paire cascode + lignes additionnelles Impédance de sortie vu du drain D 2 : La paire cascode + lignes additionnelles est incontournable ! Résistance négative, = Contrôlable grâce à 2 lignes additionnelles S1S1 D1D1 G1G1 S2S2 D2D2 G2G2 Lsd Lcg

32 32 14 Décembre 2005 Circuits – Amplificateurs distribués Mesures en petit signal (Amplificateur distribué en TFMS sans ALUCAP) Transistorà prisesflottant F max [GHz]76125 GBW [GHz]4061 G [dB] BW [GHz] S 11 /S 22 [dB] < -8< -6 NF [dB] GHz Polarisation : V dd =1.4 V P DC =70 mW Les pertes des lignes limitent le gain et la bande passante

33 33 14 Décembre 2005 Circuits – Amplificateurs distribués Mesures en températures (*) Origines de la chute du gain : –g m diminue de 30 % –atténuation des lignes augmente de 80 % (*) Mesurés par M. Si Moussa (UCL)

34 34 14 Décembre 2005 Circuits – Amplificateurs distribués Rétrosimulation Paramètres S : modèle grand signal Bruit : modèle petit signal (V dd =2.4 V et P DC =135 mW) Écart mesure/simulation : S 21 : écart max. < 1,5 dB NF : écart max. < 0,3 dB

35 35 14 Décembre 2005 Circuits – Amplificateurs distribués Rétrosimulation en grand signal F=5GHz F=15GHz

36 36 14 Décembre 2005 Circuits – Amplificateurs distribués Amplificateur distribué en TFMS avec ALUCAP Pertes de 0,75 dB/mm à 20 GHz : réduction de 0,25 dB/mm par rapport à une TFMS sans ALUCAP Simulation du gain Fabrication en cours (MEDEA+ T206) , Avec ALUCAP (Simulation) à prises Transistor Sans ALUCAP (Mesure) Lignes TFMS 40GBW [GHz] Gain [dB] 1-20BW [GHz]

37 37 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

38 38 14 Décembre 2005 Circuits – LNA et Mélangeur à 23 GHz Objectifs de conception Conception du LNA et du 1 er mélangeur dun récepteur hétérodyne Fréquence : 23 GHz (WLAN) 90° 0° LNA Mélangeur OL F RF = 23 GHz Composants : Transistors à prises Lignes TFMS avec ALUCAP

39 39 14 Décembre 2005 Circuits – LNA à 23 GHz Formule de Friis : Objectifs pour le LNA (1 er circuit de la chaîne) : –Facteur de bruit faible –Gain élevé –Adaptation en entrée sur 50 90° 0° LNA

40 40 14 Décembre 2005 Circuits – LNA à 23 GHz État de lart (2004) en CMOS bulk et SOI RéférenceF t /F max [GHz]TopologieF 0 [GHz]NF [dB]Gain [dB]P DC [mW] [Yu:03], CMOS bulk 180 nm - 3 étg. SC ISD 23,75,612,954 [Xiang:04], CMOS bulk 180 nm - GC + 2 étg. SC 21, [Ellinger:04] CMOS SOI 90 nm (IBM) 147/150 Cascode, Microruban 353,611,940 Spécifications du LNA à concevoir : Facteur de bruit NF : 5 à 6 dB Gain > 15 dB Constat sur les architectures : à F = 5 GHz : consensus sur le choix du cascode et de la technique dadaptation dinductance de source dégénérée (ISD) à F> 20 GHz : aucune architecture ne se démarque des autres

41 41 14 Décembre 2005 Circuits – LNA à 23 GHz Architecture Cascode + buffer (source-commune) Polarisation externe par les pointes de mesure CascodeSource-commune 3 variantes selon ladaptation réalisée en entrée

42 42 14 Décembre 2005 Circuits – LNA à 23 GHz Choix de ladaptation 2.Résistance équivalente de bruit du transistor faible 20 une faible désadaptation nentraîne pas une dégradation importante du NF 1.Pertes des lignes TFMS élevées minimiser la longueur des lignes en série privilégier ladaptation avec des lignes parallèles

43 43 14 Décembre 2005 Circuits – LNA à 23 GHz Choix de ladaptation op t S 11 op t S 11

44 44 14 Décembre 2005 Circuits – LNA à 23 GHz Fabrication en cours (MEDEA+ T206)

45 45 14 Décembre 2005 Circuits – LNA à 23 GHz Version Adaptation Etg. Entrée GainBruit S 21 [dB] NF [dB] NF min [dB] S 11 [dB] opt [dB] V2Stub CC 1976, V3Stub CC 19,26,1 -7,2-23 V4 Stub CC + ligne de source 176,36, Simulation des performances NF min du transistor : 2,8 dB à 20 GHz

46 46 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

47 47 14 Décembre 2005 Circuits – Mélangeur à 23 GHz Objectifs de conception Conception du 1 er mélangeur « down- converter » dun récepteur hétérodyne Fréquence intermédiaire F FI = 3 GHz 90° 0° LNA Mélangeur OL Architecture : cascode Réduction de leffet Miller Signaux RF et OL appliqués sur des grilles séparées meilleure isolation circuits dadaptation plus faciles à concevoir pas de balun ni de diviseur nécessaire Adaptat° OL RF OL FI Adaptat° RF Adaptat° FI 20 GHz 23 GHz 3 GHz

48 48 14 Décembre 2005 Circuits – Mélangeur à 23 GHz État de lart des mélangeurs cascodes RéférenceF t /F max [GHz]F RF /F OL [GHz]G c [dB]P OL [dBm]IMD3[dBc]P DC [mW] 0,5µm AsGa-28.75/ HEMT Hybrid-10/ (P RF =-20dBm) - 0,2µm pHEMT-27/ (P RF =-20dBm) - 0,15µm GaAs pHEMT avec adapt° inter-étage 75/18060/59,3 6,3 2,6 -37 (P RF =-16.1dBm) 15 sans adapt° inter-étage 3,6 -34 (P RF =-16.1dBm) En résumé : Gain de conversion entre 3 et 8 dB P OL de 0 à 10 dBm

49 49 14 Décembre 2005 Circuits – Mélangeur à 23 GHz Schéma électrique Polarisation externe par les pointes de mesure Court-circuit de lOL sur la sortie FI : ligne /4 Court-circuit de la fréquence FI sur lentrée OL : 2 options –Inductance intégrée (Q faible 10) –Inductance extérieure du commerce (Q > 50 à 3 GHz)

50 50 14 Décembre 2005 Circuits – Mélangeur à 23 GHz Fabrication en cours (MEDEA+ T206)

51 51 14 Décembre 2005 Circuits – Mélangeur à 23 GHz Simulation des performances G c [dB]P OL [dBm]IMD 3 [dBc]OIP3 [dBm]V dd [V]P DC [mW] 3,21 -39,5 (P RF =-16.1dBm) 8,31,622,4

52 52 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

53 53 14 Décembre 2005 Perspectives Amélioration des performances des lignes de transmission 1.Lignes microruban : « post-processing » avec diélectrique en BCB Performances comparables aux meilleures obtenues sur substrat III-V. Procédé peu coûteux, Compatible avec les technologies silicium industrielles, Adapté aux besoins des Hyperfréquences. [IEMN,Six:04] : =0,3 dB/mm à 94 GHz avec 20 µm de BCB et 3 µm dAu [IMEC,Carchon:04] : =0,2 dB/mm à 100 GHz avec 16 µm de BCB et 5 µm de Cu

54 54 14 Décembre 2005 Perspectives Amélioration des performances des lignes de transmission 2.Lignes coplanaires sur substrat SOI haute résistivité =0,3 dB/mm à 20 GHz CPW sur substrat standard (10 Ω.cm) 1.2 dB CPW sur substrat haute résistivité (150 Ω.cm) Conclusion : Le « post processing » (BCB et transfert des composants sur quartz) offre de très bonnes alternatives pour les MMIC en SOI CPW sur substrat HR est directement utilisable sur SOI

55 55 14 Décembre 2005 Perspectives Amplificateur distribué avec CPW sur HR SimulationMesure flottantTransistor 125F max [GHz] BW [GHz] TFMS sans ALUCAP G [dB] 126GBW [GHz] CPW sur HRLignes Le produit gain-bande devrait être améliorer x2 Simulation du gain Fabrication en cours (MEDEA+ T206)

56 56 14 Décembre 2005 IBM Perspectives État de lart des amplificateurs distribué sur SOI

57 57 14 Décembre 2005 Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation damplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion

58 58 14 Décembre 2005 Conclusion (1/2) Le SOI a déjà montré sa supériorité pour les applications numériques. Dans cette thèse, nous avons montré les aptitudes du SOI pour les hyperfréquences par la réalisation de démonstrateurs. Établissement de modèles pour les actifs/passifs Conception de briques de base dune chaîne démission/réception : Amplificateur distribué LNA Mélangeur

59 59 14 Décembre 2005 Conclusion (2/2) Les mesures de lamplificateur distribué ont montré : des performances en bande K : bande passante > 26 GHz avec un gain de 7.1 dB Les simulations des LNA et des mélangeurs permettent despérer des performances à létat de lart. Amélioration des performances passe avant tout par celle des éléments passifs plus que par celle des actifs. Des solutions technologiques existent : Microruban : post-processing avec BCB Coplanaire : substrat HR et report sur quartz. Doublement du produit gain-bande pour lamplificateur distribué

60 60 14 Décembre 2005 Je vous remercie de votre attention


Télécharger ppt "1 14 Décembre 2005 Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur."

Présentations similaires


Annonces Google