La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Année 2003-2004Initiation à l'architecture des ordinateurs1 Plan du cours : 1 ère Partie (1/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie.

Présentations similaires


Présentation au sujet: "Année 2003-2004Initiation à l'architecture des ordinateurs1 Plan du cours : 1 ère Partie (1/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie."— Transcription de la présentation:

1 Année Initiation à l'architecture des ordinateurs1 Plan du cours : 1 ère Partie (1/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateurStructure générale de lordinateur Représentation interne des données Éléments de logique 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

2 Année Initiation à l'architecture des ordinateurs2 Machine de Von Neumann (1/4) Unité de Calcul Arithmétique et Logique (U A L) Unité de Contrôle (U C) Mémoire Instructions et DonnéesRésultat des Opérations Périphériques (Clavier,Terminal, Imprimante, etc...)

3 Année Initiation à l'architecture des ordinateurs3 A + B A B A B Registres de travail Registres dentrée de LUAL Registres de sortie de LUAL U A L Chemin des données (2/4)

4 Année Initiation à l'architecture des ordinateurs4 Structure dune instruction (3/4) Types dopération : Transfert de données (Load, Store, Move, …) Opérations arithmétiques (ADD, SUB, …) Opération logiques (NOT, OR, AND, XOR, …) Contrôle de séquence (Branch, Branch on condition, …) Entrées/Sorties (Read, Write, Print, Display) OpérandesCode Opération

5 Année Initiation à l'architecture des ordinateurs5 Exécution dune instruction (4/4) 1. Charger la prochaine instruction à exécuter : Mémoire => Registre dinstruction 2. Décoder le code opération de linstruction 3. Modifier le compteur ordinal pour quil pointe sur ladresse de linstruction suivante 4. Localiser, sil y a lieu, les opérandes en mémoire 5. Charger, dans ce cas, ces opérandes dans les registres de lUC 6. Exécuter linstruction 7. Retourner à l étape N° 1 pour traiter la prochaine instruction

6 Année Initiation à l'architecture des ordinateurs6 Schéma général dune unité centrale Daprès « Architecture et Technologie des Ordinateurs » de Paolo Zanelle et Yves Ligier chez Dunod 1.Charger la prochaine instruction à exécuter : Mémoire => Registre dinstruction: 2.Décoder le code opération de linstruction; 3.Modifier le compteur ordinal pour quil pointe sur ladresse de linstruction suivante; 4.Localiser, sil y a lieu, les opérandes en mémoire; 5.Charger, dans ce cas, ces opérandes dans les registres de lUC; 6.Exécuter linstruction; 7.Retourner à l étape N° 1 pour traiter la prochaine instruction.

7 Année Initiation à l'architecture des ordinateurs7 Plan du cours : 1 ère Partie (2/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateur Représentation interne des donnéesReprésentation interne des données Eléments de logique 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

8 Année Initiation à l'architecture des ordinateurs8 Représentation de linformation Plusieurs façon de représenter la même information : Exemples : une lettre: a A α un chiffre : 13 XIII 1101 D Représentation usuelle des nombres base 10 : Symboles utilisés : [0,1,2,3,4,5,6,7,8,9] Exemple : 1703 = 1x x x x10 0 Représentation des nombres en informatique : base 2 (Binaire) Symboles [0,1] base 16 (Hexadécimal) Symboles [0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F] Base 8 (Octal) Symboles [0,1,2,3,4,5,6,7]

9 Année Initiation à l'architecture des ordinateurs9 Conversion: table de base DécimalBinaireHexa décimal Octal A B C D E F

10 Année Initiation à l'architecture des ordinateurs10 Conversion: Puissances de 2 2n2n DécimalHexa décimal n2n DécimalHexadécimal

11 Année Initiation à l'architecture des ordinateurs11 Plan du cours : 1 ère Partie (2a/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateur Représentation interne des donnéesReprésentation interne des données Entiers positifsEntiers positifs Entiers négatifs Nombres fractionnaires 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

12 Année Initiation à l'architecture des ordinateurs12 Conversion: Décimal => Binaire (1/2) Restes successifs de la division par / 2 = 86 reste 1 86 / 2 = 43 reste 0 43 / 2 = 21 reste 1 21 / 2 = 10 reste 1 10 / 2 = 5 reste 0 5 / 2 = 2 reste 1 2 / 2 = 1 reste 0 1 / 2 = 0 reste => Arrêt lorsque le quotient est nul

13 Année Initiation à l'architecture des ordinateurs13 Conversion: Décimal => Binaire (1/2) Restes successifs de la division par

14 Année Initiation à l'architecture des ordinateurs14 Conversion: Décimal => Binaire (2/2) Division par les puissances de < 173 < < 173 < / 128 = 1 reste / 64 = 0 reste / 32 = 1 reste / 16 = 0 reste / 8 = 1 reste 5 5 / 4 = 1 reste 1 1 / 2 = 0 reste 1 1 / 1 = 1 reste =>

15 Année Initiation à l'architecture des ordinateurs15 Conversion: Binaire => Décimal (1/2) Addition des puissances de 2 correspondant aux bits de valeur => x 2 0 = 1 0 x 2 1 = 0 1 x 2 2 = 4 1 x 2 3 = 8 0 x 2 4 = 0 1 x 2 5 = 32 0 x 2 6 = 0 1 x 2 7 = xxxxxxxx (128)(64)(32)(16)(8)(4)(2)(1)

16 Année Initiation à l'architecture des ordinateurs16 Conversion: Décimal => Hexadécimal Restes successifs de la division par / 16 = 985 reste 15 F 985 / 16 = 61 reste / 16 = 3 reste 13 D 3 / 16 = 0 reste => 3D9F 16 Arrêt lorsque le quotient est nul

17 Année Initiation à l'architecture des ordinateurs17 Conversion: Hexadécimal => Décimal 7 7 x 16 0 (1) = 7 B 11 x 16 1 (16) = x 16 2 (256) = 1280 E 14 x 16 3 (4096) = E5B7 16 => On multiplie les chiffres hexadécimaux par les puissances de 16 correspondantes : Exemple:

18 Année Initiation à l'architecture des ordinateurs18 Conversion: Binaire => Hexadécimal Binaire Hexadécimal DCF7B2AE (13)(12)(15)(7)(11)(2)(10)(14) Les 16 symboles du code hexadécimal sont représentés par 4 bits dans le système binaire (2 4 = 16), ainsi pour convertir un nombre binaire en hexadécimal, il suffit de le découper en tranche de 4 bits à partir de la droite (poids les plus faibles) et de faire correspondre à chaque quartet le code hexadécimal correspondant. Bit de poids le plus faible LSB (Less significant Bit) Exemple :

19 Année Initiation à l'architecture des ordinateurs19 Conversion: Hexadécimal => Binaire Il suffit de faire correspondre à chaque symbole hexadécimal, le quartet binaire correspondant : Hexadécimal 3FB0EC9 (3)(15)(11)(0)(14)(12)(9) Binaire Exemple :

20 Année Initiation à l'architecture des ordinateurs20 Arithmétique binaire (1/4) Addition ABADDRetenue Opérande Opérande Résultat + Retenue (Dépassement de capacité) (Overflow) Retenues intermédiaires Table de vérité

21 Année Initiation à l'architecture des ordinateurs21 Arithmétique binaire (2/4) Soustraction ABA-BRetenue Table de vérité Opérande Opérande Résultat Retenues intermédiaires

22 Année Initiation à l'architecture des ordinateurs22 Arithmétique binaire (3/4) Multiplication ABA x B Table de vérité Opérande 1 (4 chiffres) Opérande 2 (4 chiffres) Résultat (8 chiffres) x Retenues intermédiaires

23 Année Initiation à l'architecture des ordinateurs23 Arithmétique binaire (4/4) Division entière Dividende : Diviseur : Quotient : Reste : 1 0 0

24 Année Initiation à l'architecture des ordinateurs24 Plan du cours : 1 ère Partie (2b/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateur Représentation interne des donnéesReprésentation interne des données Entiers positifs Entiers négatifsEntiers négatifs Nombres fractionnaires Eléments de logique 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

25 Année Initiation à l'architecture des ordinateurs25 Représentation du signe (1/2) Nombres entiers signés On réserve un digit binaire pour le signe, les autres bits représentant la valeur absolue du nombre. Par convention le bit de signe est le bit de plus fort poids (MSB : Most Significant Bit) situé le plus à gauche du nombre binaire. Il vaut 0 lorsque le nombre est positif et 1 lorsquil est négatif. Exemple : représente représente

26 Année Initiation à l'architecture des ordinateurs26 Représentation du signe (2/2) Représentation en complément Complément restreint (Complément à 1) Il sobtient par inversion des valeurs des bits constituant le nombre: Nombre de départ : Complément restreint : Complément vrai (Complément à 2) Il sobtient en ajoutant 1 au complément restreint : Nombre de départ : Complément restreint : Complément vrai :

27 Année Initiation à l'architecture des ordinateurs27 Soustraction avec le complément restreint (1/2) La soustraction est obtenue par laddition du complément restreint du nombre à soustraire. Exemple : Soustraire de En cas de retenue, celle-ci doit être ajoutée pour obtenir le résultat final.

28 Année Initiation à l'architecture des ordinateurs28 Soustraction avec le complément restreint (2/2) Exemple : Soustraire de ( en complément restreint) - +

29 Année Initiation à l'architecture des ordinateurs29 Soustraction avec le complément à 2 (1/2) La soustraction est obtenue par laddition du complément à 2 du nombre à soustraire. Exemple : Soustraire de

30 Année Initiation à l'architecture des ordinateurs30 Soustraction avec le complément à 2 (2/2) La soustraction est obtenue par laddition du complément à 2 du nombre à soustraire. Exemple : Soustraire de ( -35 représenté en complément à 2 )

31 Année Initiation à l'architecture des ordinateurs31 Plan du cours : 1 ère Partie (2c/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateur Représentation interne des donnéesReprésentation interne des données Entiers positifs Entiers négatifs Nombres fractionnairesNombres fractionnaires 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

32 Année Initiation à l'architecture des ordinateurs32 Conversion: Décimal => Binaire La partie entière du nombre sera convertit comme il a été vu pour les nombres entiers (restes successifs de la division par 2), et la partie décimale par les parties entières successives du résultat de la multiplication par 2 comme illustré sur lexemple suivant : 0, => 0, Arrêt lorsque la partie décimale est nulle 0, x 2 = 1, ,28125 x 2 = 0, ,5625 x 2 = 1,125 0,125 x 2 = 0, 25 0,25 x 2 = 0, 5 0,5 x 2 = 1, 0

33 Année Initiation à l'architecture des ordinateurs33 Conversion: Binaire => Décimal Addition des puissances de 2 correspondant aux bits de valeur 1 0, => 0, x 2 -1 = 0,5 0 x 2 -2 = 0 1 x 2 -3 = 0,125 0 x 2 -4 = 0 0 x 2 -5 = 0 1 x 2 -6 = 0, , xxxxxx (0,5)(0,25)(0,125)(0,0625)(0,03125)(0,015625) 0,5 0 0, , ,

34 Année Initiation à l'architecture des ordinateurs34 Virgule Fixe Il nexiste pas de virgule au niveau de la représentation dans lordinateur : les nombres fractionnaires sont gérés comme des entiers et cest le programmeur qui doit gérer la virgule (qui napparaît pas dans le stockage du nombre) et faire évoluer sa place au cours des opérations (On parle de virgule virtuelle). Cela pose de sérieux problèmes pour gérer les calculs avec le maximum de précision possible car il faut sans cesse apprécier les ordre de grandeur des résultats intermédiaires en gardant le maximum de chiffres significatifs tout en évitant les débordements de capacité. Cest pourquoi on préfère en général utiliser larithmétique en virgule flottante.

35 Année Initiation à l'architecture des ordinateurs35 Représentation en virgule flottante (1/4) Dans la notation en virgule flottante, les nombres sont représentés sous la forme suivante : Nb = M x B E Où B = Base ( 2, 10, 16) M = Mantisse ou Caractéristique (Nombre purement fractionnaire, généralement normalisée cest-à-dire dont le premier chiffre après la virgule est différent de 0 de façon à avoir le maximum de chiffres significatifs) E = Exposant Exemple en décimal : 137,73 sécrira 0,13773 x sécrira 0,58579 x , sécrira 0,47100 x 10 -4

36 Année Initiation à l'architecture des ordinateurs36 Représentation en virgule flottante (2/4) La mantisse et lexposant peuvent être négatifs : la mantisse est généralement un nombre signée (Signe + valeur absolue), lexposant est décalé (ou biaisé), de façon a évité le bit de signe, en lui ajoutant une valeur égale à la moitié de la plage des valeurs possibles. Par exemple si lexposant est codé sur 7 bits permettant de coder 128 valeurs, on lui ajoutera 64 systématiquement de façon que les 64 premières valeurs correspondent à un exposant <0 et les 64 suivantes à un exposant 0. Plusieurs norme existe suivant les organismes et les constructeurs. Par exemple en simple précision (codage sur 4 octets) : Norme IEEE Norme IBM ……..…… …………………………………..…..… S SigneExposant décalé (Base 16)Mantisse Bit …………..……… …………………………………… S SigneExposant décalé (Base 2)Mantisse

37 Année Initiation à l'architecture des ordinateurs37 Représentation en virgule flottante (3/4) Exemple : représentation de 75,75 10 suivant la norme IBM simple précision (utilisant la base 16) => 4B 16 0,75 10 => 0,C 16 Il faut ajouter 2 7 / 2 pour décaler lexposant (soit ou ) ce qui donne : => ,75 10 => 4B,C 16 = > 0,4BC 16 E 16 2 Bit ………… …..………………………………..…...….. ……… BC SigneExposant décaléMantisse

38 Année Initiation à l'architecture des ordinateurs38 Représentation en virgule flottante (4/4) Le standard IEEE 754 définit 3 formats : Simple précision : Signe de la mantisse : 1 bits (32 bits) Exposant : 8 bits (biaisé à 127) Mantisse : 23 bits Double précision : Signe de la mantisse : 1 bits (64 bits) Exposant : 11 bits (biaisé à 1023) Mantisse : 52 bits Précision étendue sur 80 bits

39 Année Initiation à l'architecture des ordinateurs39 Décimaux codés en binaire (1/2) Parfois au lieu dutiliser une arithmétique binaire, certaines machines, comme par exemple certaines calculatrices de poche, utilisent une arithmétique décimale. Dans ce cas, les opérations sont effectuées directement sur la représentation décimale des nombres. Chaque chiffre (de 0 à 9) composant le nombre est codé à laide de bits. Il existe différents codes : BCD (Binary coded decimal), Excédent-3, 2 dans 5, etc.

40 Année Initiation à l'architecture des ordinateurs40 Le code BCD (Binary Coded Decimal) ou DCB (Décimal Codé Binaire) et ses différentes déclinaison est le plus répandu. En code DCB condensé, chaque chiffre décimal est codé sur 4 bits selon la table : Décimaux codés en binaire : BCD (2/2) Chiffre Décimal Exemple de conversions : DécimalBinaireBCD

41 Année Initiation à l'architecture des ordinateurs41 Données alphanumériques (1/2) Codes usuels : Baudot : 5 bits code télégraphique à 5 moments ASCII ( American Standard Code for Information Interchange) standard : 7 bits étendu : 8 bits Codes basés sur le code ASCII Code ANSI (American National Standard Institute ) utilisé par Windows Utilisation dun code page pour designer les extensions Norme Teletel Videotex EBCDIC (Extended Binary Coded Decimal Interchange Code) : 8 bits similaire à ASCII, utilisé essentiellement par IBM. UNICODE (UNIversal CODE ) ISO/IEC UCS-2 (Universal Character Set 2) 16 bits UCS-4 (Universal Character Set 4) 32 bits

42 Année Initiation à l'architecture des ordinateurs42 Données alphanumériques (2/2) SOHDC1!1AQaq 0010 STXDC2« 2BRbr 0011 ETXDC3#3CScs 0100 EOTDC4$4DTdt 0101 ENQNAK%5EUeu 0110 ACKSYN&6FVfv 0111 BELETB7GWgw 1000 BSCAN(8HXhx 1001 HTEM)9IYiy 1010 LFSUB*:JZjz 1011 VTESC+;K[k{ 1100 FFFS,N^n~ 1111 SIUS?O_oDEL Bits 7,6,5 Bits 4,3,2,1 Exemple : Code ASCII standard Exemple : le code binaire correspondant à la lettre G majuscule est le suivant : Caractère alphanumérique Code ASCII BinaireHexadécimaleDécimale G

43 Année Initiation à l'architecture des ordinateurs43 Récapitulatif Données Non numériques Numériques Tables de codage BCD ASCII EBCDIC UniCode Nombres entiers >0 Nombres entiers <0 Nombres fractionnaires Conversion directe en binaire Signe + valeur absolue Complément à 1 : C1 Complément à 2 : C2 Virgule fixe Virgule flottante (Mantisse, base, exposant)

44 Année Initiation à l'architecture des ordinateurs44 Plan du cours : 1 ère Partie (3/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie : Concepts de base Structure générale de lordinateur Représentation interne des données Éléments de logiqueÉléments de logique 2 ème Partie : Traitement des données : les processeurs 3 ème Partie : Stockage des informations : les mémoires 4 ème Partie : Transfert des informations : les bus Conclusion

45 Année Initiation à l'architecture des ordinateurs45 Logique combinatoire La logique combinatoire ne fait pas intervenir la notion de temps : elle traite des circuits combinatoires où les délais de propagation ne sont pas pris en considération; les signaux de sortie ne dépendent que des signaux dentrée; elle ne fait pas intervenir la notion de mémoire. fonction logiquetable de vérité La fonction logique dun circuit combinatoire est définie par sa table de vérité, cest à dire le tableau de correspondance entre les états des variables dentrée et létat des variables de sortie. La table de vérité dune fonction de n variables a autant de ligne que de combinaisons possibles détats dentrée, pour une combinaison donnée la sortie prenant soit la valeur 0 soit la valeur 1. George Boole opérateurs logiquesportes logiquesgates George Boole a défini une algèbre qui sapplique a ce type de logique. Il a montré que toute fonction logique peut être réalisée grâce à un petit nombre de fonctions logiques élémentaires appelées opérateurs logiques ou portes logiques (gates en anglais)

46 Année Initiation à l'architecture des ordinateurs46 Fonction dune variable Entrées : a Sortie: s Fonctions réalisées 01 00Constante Nulle 01Identité 10Fonction NON (Not) 11Constante 1 F as S = F (a)

47 Année Initiation à l'architecture des ordinateurs47 Fonctions logiques : Identité Représentations Table de vérité aS Fonctionnement : Interrupteur a = 0 Interrupteur ouvert a = 1 Interrupteur fermé S = 0 Lampe éteinte S = 1 Lampe allumée S = aS = a a S Lampe S a 1 S a

48 Année Initiation à l'architecture des ordinateurs48 Fonctions logiques : Non (Not) 1 Représentations Table de vérité aS S = ā S = Non a S = Not a S S a a

49 Année Initiation à l'architecture des ordinateurs49 Fonctions possibles de deux variables Entrées : a b - Sortie: s Fonctions réalisées Constante Nulle 0001Fonction ET (AND) Fonction OU exclusif (XOR) 0111Fonction OU (OR) 1000Fonction Non-OU (NOR) Fonction Non-ET (NAND) 111Constante 1

50 Année Initiation à l'architecture des ordinateurs50 Fonctions logiques : ET (AND) S = a b Table de vérité abS Représentations & Fonctionnement : 2 Interrupteurs en série a S Lampe b a b a b S S

51 Année Initiation à l'architecture des ordinateurs51 Fonctions logiques : OU (OR) S = a + b S = a b Table de vérité abS Représentations Fonctionnement : 2 Interrupteurs en parallèle a b a b S S 1 a S Lampe b

52 Année Initiation à l'architecture des ordinateurs52 Théorèmes fondamentaux de lalgèbre de Boole Théorème des constantes Idempotence Complémentation Commutativité Distributivité Associativité Théorèmes de Morgan Autres relations

53 Année Initiation à l'architecture des ordinateurs53 Fonctions logiques : OU Exclusif (XOR) (1/2) S = a b Table de vérité abS Représentations a b a b S S =1 La fonction XOR peut sexprimer en fonction des fonctions NON, ET et OU selon la méthode dite des minterms ou la méthode dite des maxterms (voir page suivante)

54 Année Initiation à l'architecture des ordinateurs54 Méthode des minterms (somme logique de produits logiques) la fonction logique est exprimée comme la somme logique des minterms correspondant à chaque sortie valant 1 dans la table de vérité : Fonctions logiques : OU Exclusif (XOR) (2/2) Méthode des maxterms (produit logique de sommes logiques) la fonction logique est exprimée comme le produit logique des maxterms correspondant à chaque sortie valant 0 dans la table de vérité :

55 Année Initiation à l'architecture des ordinateurs55 Fonctions logiques : NON ET (NAND) S = a b Table de vérité abS Représentations a b S a b S & Cet opérateur est dit « complet » car il permet de réaliser toutes les autres fonctions.

56 Année Initiation à l'architecture des ordinateurs56 Fonctions logiques : NON OU (NOR) S = a + b S = a b Table de vérité abS Représentations Cet opérateur est dit « complet » car il permet de réaliser toutes les autres fonctions. a b S a b S 1

57 Année Initiation à l'architecture des ordinateurs57 Opérateurs complets a a a a a a a a a a b b b b b b ab a+b 0 Réalisations des fonctions de base (NON, ET, OU) à partir des opérateurs complets : Utilisation de NON ET Utilisation de NON OU

58 Année Initiation à l'architecture des ordinateurs58 Tables de Karnaugh (1/3) abz Soit une fonction définie par la table de vérité suivante : Sa forme canonique est : La table de Karnaugh correspond à une représentation de la table de vérité qui permet de regrouper visuellement les mintermes de la fonction pour la simplifier: Z(a,b) = a + b aa a b b Chaque case contient un minterme

59 Année Initiation à l'architecture des ordinateurs59 Tables de Karnaugh (2/3) a ca c a c b b Exemple avec 3 variables

60 Année Initiation à l'architecture des ordinateurs60 Tables de Karnaugh (3/3) a ba b a b c dc d d c Exemple avec 4 variables

61 Année Initiation à l'architecture des ordinateurs61 Additionneur binaire (1/2) Table de vérité abSR S = Somme R = Retenue Le demi-additionneur permet dadditionner 2 bits. Il calcule la somme et la retenue, mais il ne tient pas compte de la retenue éventuelle provenant de laddition des bits de poids précédents. a b S R ½ ADD b a R S

62 Année Initiation à l'architecture des ordinateurs62 Additionneur binaire (2/2) Retenue propagée ½ ADD Retenue précédente R n-1 RnRn SnSn anan bnbn Retenue générée Étage n dun additionneur : Ladditionneur complet sera constitué dautant détages en parallèle que de bits constituant les nombres à additionner. En entrée les bits de poids n des 2 opérandes seront connectés en a n et b n, et la retenue de létage précédent en R n-1.

63 Année Initiation à l'architecture des ordinateurs63 Logique séquentielle A la différence des circuits combinatoires idéaux les circuits séquentiels tiennent compte de la notion de temps. Létat des sorties dépend : des entrées, du séquencement des entrées, des sorties (contre-réaction), cest à dire de létat actuel des circuits avant que les entrées ne soient modifiées, de létat déléments « mémoire » Deux types de logique séquentielle : Logique séquentielle asynchrone Logique séquentielle synchrone Létude des circuits séquentiels repose sur la théorie des automates finis (Finite state machines).

64 Année Initiation à l'architecture des ordinateurs64 Automates finis (1/2) Automate de Moore Logique combinatoire Etat de lAutomate Q Logique combinatoire S E S (t+1) = f [ Q (t+1) ] Q (t+1) = g [ E (t), Q (t) ]

65 Année Initiation à l'architecture des ordinateurs65 Automates finis (2/2) Automate de Mealy Logique combinatoire Etat de lAutomate Q S E S (t+1) = f [ E (t), Q (t) ] Q (t+1) = f [ E (t), Q (t) ]

66 Année Initiation à l'architecture des ordinateurs66 Bascules Les bascules (ou bistables) ont deux états stables : elles peuvent donc mémoriser 1 bit ( un état correspond à 0 et lautre à 1) État n° État n°0

67 Année Initiation à l'architecture des ordinateurs67 Bascule R-S (Reset-Set) (1/4) RSQQ+Q+ 0000Q + = Q Set Reset X 0 Indéterminé X 0 Indéterminé RSQ+Q+ 00Q X S Q Q R Q Q S R

68 Année Initiation à l'architecture des ordinateurs68 Bascule R-S (Reset-Set) (2/4) Principe de fonctionnement : Au repos : S = R = 0 : la bascule mémorise linformation : elle est alors soit dans létat 0 : Q = 0 et Q = 1 soit dans létat 1 : Q = 1 et Q = 0 Lorsque S est activée (S = 1, R restant à 0) la bascule passe dans l état 1 : Q = 1 et Q = 0 ou y reste si elle y était déjà. Lorsque R est activée (R = 1, S restant à 0) : la bascule passe dans l état 1 : Q = 1 et Q = 0 ou y reste si elle y était déjà. Si R et S sont tous les deux activés (entraînant Q = Q = 0), et quon les désactive «simultanément» alors la bascule a autant de chance de prendre létat 0 que létat 1, ce que lon traduit par létat «indéterminé» X. Cette combinaison est normalement interdite.

69 Année Initiation à l'architecture des ordinateurs69 La bascule R-S peut aussi être implémentée en utilisant des portes NAND de la façon suivante : Bascule R-S (Reset-Set) (3/4) Ce schéma permet de comprendre plus facilement celui de la page suivante correspondant à la bascule R-S Synchrone où S et R sont contrôlés par lhorloge. S R Q Q R S

70 Année Initiation à l'architecture des ordinateurs70 Bascule R-S synchrone (4/4) Les entées R et S de la bascule ne sont prises en compte que lorsque lhorloge C est active : RSCQ+Q+ 000Q 010Q 100Q 110Q 001Q X R Q Q S C Valeurs prises par Q quand C passe de 1 à O. R Q Q S C Létat de la bascule est mémorisée lorsque le signal dhorloge passe de 1à 0, et ce jusquà ce que signal redevienne actif (1).

71 Année Initiation à l'architecture des ordinateurs71 Bascule J-K La bascule J-K permet de résoudre le problème de lindétermination sur létat de la bascule R-S en interdisant la combinaison R = S = 1. J R Q Q S K Q Q JnJn KnKn QnQn QnQn SRQ n JnJn KnKn 00QnQn QnQn Toutefois lorsque J=K=1 la bascule oscille alternativement entre les états 0 et 1.

72 Année Initiation à l'architecture des ordinateurs72 Bascule J-K synchrone Lorsque lhorloge C est active (1) le comportement est celui de la bascule J-K asynchrone. Lorsque lhorloge C devient inactive (passe de 1 à 0) létat de la bascule est mémorisé jusquà ce que lhorloge redevienne active. S Q Q R C K J C Q Q

73 Année Initiation à l'architecture des ordinateurs73 Bascule D R Q Q S C D C Q Q La donnée D est copiée dans la bascule lorsque lhorloge passe de 1 à 0. Elle y est mémorisée jusquà ce que lhorloge redevienne active. C Q Q D

74 Année Initiation à l'architecture des ordinateurs74 Registre de mémorisation C Q Q D C Q Q D C Q Q D C Q Q D S0S0 S1S1 S2S2 S3S3 E0E0 E1E1 E2E2 E3E3 R W Registre composé de 4 bascules D : la commande W (Write) autorise lécriture des signaux dentrée En, et la commande R (Read) transfère le contenu des bascules vers les sorties Sn.


Télécharger ppt "Année 2003-2004Initiation à l'architecture des ordinateurs1 Plan du cours : 1 ère Partie (1/3) Introduction 1 ère Partie : Concepts de base 1 ère Partie."

Présentations similaires


Annonces Google