La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY Khalil Mouhsine, Jaouad El-Fouladi Professeur: Khouas Abdelhakim École Polytechnique Montréal ELE6306.

Présentations similaires


Présentation au sujet: "EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY Khalil Mouhsine, Jaouad El-Fouladi Professeur: Khouas Abdelhakim École Polytechnique Montréal ELE6306."— Transcription de la présentation:

1 EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY Khalil Mouhsine, Jaouad El-Fouladi Professeur: Khouas Abdelhakim École Polytechnique Montréal ELE Test de systèmes électroniques

2 Montréal le 12 Décembre Plan Introduction Introduction Historique Historique DFM DFM ProblématiqueProblématique DéfinitionDéfinition SolutionsSolutions DFY DFY ProblématiqueProblématique PrincipesPrincipes ExemplesExemples DFM/DFY DFM/DFY Conclusion Conclusion

3 Montréal le 12 Décembre Introduction Evolution des circuits intégrés Evolution des circuits intégrés Le nanométrique impose une évolution des méthodologies de conception Le nanométrique impose une évolution des méthodologies de conception Partie I: Partie I: Méthodologie de Conception : DFM Méthodologie de Conception : DFM Partie II Partie II Méthodologie de Conception : DFY Méthodologie de Conception : DFY Méthodologie de Conception : DFM/DFY Méthodologie de Conception : DFM/DFY Conclusions Conclusions

4 Montréal le 12 Décembre Historique Evolution de la technologie de conception Evolution de la technologie de conception

5 Montréal le 12 Décembre DFM - Problèmatique Évolution des technologies des cartes électroniques Évolution des technologies des cartes électroniques Augmentation de la complexité fonctionnelle: Augmentation de la complexité fonctionnelle: - Des composants (5 millions de portes) - Des cartes (centaines de composants) Augmentation du nombre de fonctions à tester… Augmentation de la densité de report: - Miniaturasation des boites (BGA, CSP) - Réduction des largeurs de pistes et disolements des circuits imprimés, vias entrées Perte daccessibilité physique aux broches de composants

6 Montréal le 12 Décembre DFM - Problèmatique Problème Majeur après techno <180nm Problème Majeur après techno <180nm 1. Lintégrité du signal, 2. Les pertes de puissance, Augmentation EXP(.) des courants de fuite 3. Limitations au niveau des jeux de masques. Problème lieé à la fabrication: Problème lieé à la fabrication: 1. Capacité à réanalyser les Problème de timing, 2. Rajout de vias redondants. 3. Paramètres de fabrication très serrés, nouveaux besoins dextraction Phénomènes Physiques: Phénomènes Physiques: 1. Diffraction, 2. Modifient la géométrie, 3. Les dimensions des interconnexions.

7 Montréal le 12 Décembre DFM - Problèmatique Incidence sur le test Incidence sur le test Difficulté daccéder à une couverture de test de 100% Difficulté daccéder à une couverture de test de 100% Nécessité dintégrer les moyens de test dès la conception (DFT, DFM) Nécessité dintégrer les moyens de test dès la conception (DFT, DFM) Augmentation du temps de développement des programmes de test (dizaines dhomme – mois) Augmentation du temps de développement des programmes de test (dizaines dhomme – mois) Variations du process de fabrication : Variations du process de fabrication : Des aspects de la conception Relation entre fabrication et conception: DFM, Relation entre fabrication et conception: DFM, DFY, DFM/DFY DFY, DFM/DFY

8 Montréal le 12 Décembre DFM - Definition DFM : Design For Manufacturability DFM : Design For Manufacturability DFM et DFT: 2 mots de la mode sur le marché EDA DFM et DFT: 2 mots de la mode sur le marché EDA DFM est gestion des contraintes de technologie appliquées à la conception de circuit. DFM est gestion des contraintes de technologie appliquées à la conception de circuit.

9 Montréal le 12 Décembre Les Methodologies DFM DFM: domaine submicron DFM: domaine submicron Maximiser la difference entre le cout total et revenu total Maximiser la difference entre le cout total et revenu total R(t) et C (t) sont des taux de revenu et coût, R(t) et C (t) sont des taux de revenu et coût, t1–t2: vie du produit, t1, t2: debut, fin de fabrication t1–t2: vie du produit, t1, t2: debut, fin de fabrication V (t) est une fonction du nombre de morceaux circuit, V (t) est une fonction du nombre de morceaux circuit, Y (t) est le rendement de fabrication. Y (t) est le rendement de fabrication.fabrication Nw (t) : le nombre de traiter de wafers, Nw (t) : le nombre de traiter de wafers, Nch (RW, a, b) : est le nombre de morceaux par wafer en fonction des dimensions a et b de matrice et du rayon RW de wafer. Nch (RW, a, b) : est le nombre de morceaux par wafer en fonction des dimensions a et b de matrice et du rayon RW de wafer. DFM = « maximisation de volume de fabrication réalisable pour le coût le plus bas possible » DFM = « maximisation de volume de fabrication réalisable pour le coût le plus bas possible » fabrication objectif de maximiser : Productivité de Wafer et Taux d'étude de rendement. objectif de maximiser : Productivité de Wafer et Taux d'étude de rendement.

10 Montréal le 12 Décembre DFM - Solutions Crolle Grenoble Crolle Grenoble Projet: ST – Philips – Motorola Wafer 300mm Projet: ST – Philips – Motorola Wafer 300mm Objectifs: Cout et Temps Objectifs: Cout et Temps La Technologie de conception en 65nm: TSMC - Cadence La Technologie de conception en 65nm: TSMC - Cadence Concevoir des SOC en 65nm: Concevoir des SOC en 65nm: Réduire le cycle de conception, optimiser le succès du circuit, Réduire le cycle de conception, optimiser le succès du circuit, Répondre aux problèmes de fabrication tout au long de la chaine de conception Répondre aux problèmes de fabrication tout au long de la chaine de conception Flot de Référence 6.0 de TSMC, permet au Cadence de: Flot de Référence 6.0 de TSMC, permet au Cadence de: Optimiser et analyser la puissance, augmenter le rendement, Optimiser et analyser la puissance, augmenter le rendement, Co-conception puce-boitier Co-conception puce-boitier Outils de developpement Outils de developpement Calibre LFD (EDA): Calibre LFD (EDA): Developpement au lithographiques (sensibilité, variations,...) Developpement au lithographiques (sensibilité, variations,...) Calibre YieldAnalyser: Calibre YieldAnalyser: Approche complète de conception en vue dun meilleur rendement Approche complète de conception en vue dun meilleur rendement Identifier les options et améliorer le rendement Identifier les options et améliorer le rendement Outils de Synopsys : Outils de Synopsys : Solutions danalyse statique de timing PrimeTime et dextraction Star-RCXT Solutions danalyse statique de timing PrimeTime et dextraction Star-RCXT TEST: DATE (Encounter Test Architect): insertion de scan et BIST

11 Montréal le 12 Décembre DFY - Problématique Pourquoi la DFY? Pourquoi la DFY? Coût Coût Time to Market Time to Market Densité et volume de production Densité et volume de production Très grand nombre de règle de design Très grand nombre de règle de design Communication entre fonderie, ingénieur de conception et producteurs des outils CAO. Communication entre fonderie, ingénieur de conception et producteurs des outils CAO.

12 Montréal le 12 Décembre DFY - Problématique Causes Causes Longueur de canal < 180nm Longueur de canal < 180nm Court circuit entre les métaux de différentes couches Court circuit entre les métaux de différentes couches Cour circuit ou circuit ouvert entre les métaux dune même couche Cour circuit ou circuit ouvert entre les métaux dune même couche Grande densité Grande densité Transfert de documentation entre la conception et la fabrication Transfert de documentation entre la conception et la fabrication

13 Montréal le 12 Décembre DFY - Principe Participation de la fonderie, des concepteurs de circuits intégrés et des concepteurs des outils CAO lors de lélaboration des logiciels Participation de la fonderie, des concepteurs de circuits intégrés et des concepteurs des outils CAO lors de lélaboration des logiciels Utilisation de modèles statistiques pour les règles de design au lieu du modèle binaire Utilisation de modèles statistiques pour les règles de design au lieu du modèle binaire FeedBack de la fonderie vers lunité de Design FeedBack de la fonderie vers lunité de Design Différentes techniques de layout Différentes techniques de layout Simulation statistique post-layout Simulation statistique post-layout

14 Montréal le 12 Décembre DFY – Courbes de rendements Évolution du rendement Évolution du rendement

15 Montréal le 12 Décembre DFY courbes de rendements Amélioration du time to market Amélioration du time to market Coût liés au développement moins diminués Coût liés au développement moins diminués Phase de production de grands volumes atteintes rapidement ce qui implique plus de profits Phase de production de grands volumes atteintes rapidement ce qui implique plus de profits Rendement global amélioré Rendement global amélioré

16 Montréal le 12 Décembre DFY – exemple de son importance Exemple des mémoires sur puces Exemple des mémoires sur puces

17 Montréal le 12 Décembre DFY – Exemple de technique Ajout de redondance Ajout de redondance Ajout de via pour les connections Ajout de via pour les connections Ajouts de connections supplémentaires Ajouts de connections supplémentaires Built-In Self-Repair Built-In Self-Repair

18 Montréal le 12 Décembre DFY – Exemple de technique Règle de design versus Modèle Règle de design versus Modèle

19 Montréal le 12 Décembre Les Methodologies DFM/DFY Cette Methodologies permet : Cette Methodologies permet : Analyser et trouver la meilleure topologie de circuit Analyser et trouver la meilleure topologie de circuit Optimiser les exécutions nominales de circuit et accomplir des caractéristiques et des contraintes données Optimiser les exécutions nominales de circuit et accomplir des caractéristiques et des contraintes données Maximiser la robustesse de conception et rapporter contre les coins de processus et les variations statistiques Maximiser la robustesse de conception et rapporter contre les coins de processus et les variations statistiques Conception pour fabrication et rendement (DFM/DFY). Conception pour fabrication et rendement (DFM/DFY).

20 Montréal le 12 Décembre Les Methodologies DFM/DFY Input Input - - Circuit Schematic - - Modèles de dispositif Output Output - Schéma paramétrisé - Préparation modèle Setup 1: Setup 1: Préparation du circuit - Schematic – Device Parameters - Testbench, Simulation, Configuration - Analyses Setup, Design Variables

21 Montréal le 12 Décembre Les Methodologies DFM/DFY Input Input - - Parameterized Schematic - - Spécifications, Parameters Output Output - Circuit Characteristics - Constraints (Sizing Rules) - Identification automatisée de structure - Génération automatisée des contraintes - Conception, Opération, Process, Gestion - Exécution de circuit, Spécification, Mismatch setup Setup 2: Setup 2: Parameter Setup

22 Montréal le 12 Décembre Les Methodologies DFM/DFY Input Input - Circuit Impraticable - Contraintes Violés Output Output - Circuit faisable - Contraintes accompli - Détection automatisée des contraintes violées - Analyse et optimisation des contraintes - Optimisation automatisée de praticabilité Setup 3: Setup 3: Feasibility Optimization Constraints violated ! Constraints fulfilled !

23 Montréal le 12 Décembre Les Methodologies DFM/DFY Input Input - Circuit faisable - Opérations Conditionnels Output Output - Circuit Nominal Optimisé - Performances Optimisés - Exécuter et analyse de sensibilité - Trace des paramètres de conception - Classement par taille de circuit Setup 4: Setup 4: Optimisation Nominal Performances don´t meet Specifications Performances meet Specifications

24 Montréal le 12 Décembre Les Methodologies DFM/DFY Input Input - - Nominal Design - - Process Statistics Output Output - Centered Design - Yield Optimized Design - - Monte Carlo Analysis, Amélioration automatique de rendement - - Analyse de distribution et distances, - Inspection des paramètres, Optimisation des points des pires cas Setup 5: Setup 5: Design Centering (Yield Optimization) Yield too low ! Yield > 99,9% !

25 Montréal le 12 Décembre Conclusion Importance de la relation entre Conception et fabrication Importance de la relation entre Conception et fabrication Trois acteurs lors de la conception de circuits intégrés Trois acteurs lors de la conception de circuits intégrés FonderieFonderie Concepteur des ICConcepteur des IC Concepteurs des outils EDAConcepteurs des outils EDA Importance des DFM et DFY Importance des DFM et DFY

26 Questions

27 Montréal le 12 Décembre Bibliographies Design for Manufacturability in Submicron Domain W. Maly, H. Heineken, J. Khare and P. K. Nag Carnegie Mellon University Electrical and Computer Engineering Dept. Pittsburgh, PA DATE 2006 Special Session: DFM/DFY Design for Manufacturability and Yield - influence of process variations in digital, analog and mixed-signal circuit design Organizers: A. Ripp, MunEDA GmbH, Munich, Germany – M. Bühler, IBM Deutschland Entwicklung GmbH, Böblingen, Germany Design for Manufacturability ITC 2003 Roundtable – IEEE Design & Test of Computers


Télécharger ppt "EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY Khalil Mouhsine, Jaouad El-Fouladi Professeur: Khouas Abdelhakim École Polytechnique Montréal ELE6306."

Présentations similaires


Annonces Google