La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Application à la Radio Logicielle Restreinte

Présentations similaires


Présentation au sujet: "Application à la Radio Logicielle Restreinte"— Transcription de la présentation:

1 Application à la Radio Logicielle Restreinte
Développement et Synthèse d’un Filtre Farrow Entièrement Générique en VHDL ___________________________________ Application à la Radio Logicielle Restreinte Ludovic BARRANDON Samuel CRAND, Dominique HOUZET L. Barrandon, S. Crand - 08/12/2004 Nantes

2 Utilité d’un filtre de Farrow
Plan Utilité d’un filtre de Farrow Contexte radio logicielle Conversion de fréquence d’échantillonnage Construction d’un filtre de Farrow Principe de fonctionnement Description VHDL systématique Résultats Simulation Synthèse architecturale pour un FPGA Conclusion, perspectives

3 Contexte Radio Logicielle Restreinte (1/2)
Evolution des systèmes télécom vers la versatilité  De + en + d’opérations effectuées en numérique Conséquences : Les contraintes sur les convertisseurs sont élevées Certaines opérations effectuées en RF aujourd’hui se déplacent vers le numérique

4 Contexte Radio Logicielle Restreinte (2/2)
Fréq. intermédiaire Signal numérisé RF Analog. CAN Front-end numérique Bande de base Démodulation Filtrage (anti-aliasing, sélection canal) Conversion de fréquence d’échantillonnage (SRC) 2 objectifs Synthèse systématique du FEN = Passage automatisé des contraintes  implémentation Mise au point d’IP génériques et paramétrables = Faciliter la réutilisation

5 Conversion de fréquence d’échantillonnage
Qu’est-ce que la SRC? Conversion de fréquence d’échantillonnage Fréquence de conversion A/N supposée fixée Le débit des données en bande de base est imposé par chaque standard télécom. Filtre linéaire h(n,m) Débit = fréquence CAN Débit imposé par le std

6 Principe utile pour comprendre les filtres multifréquences
Systèmes de SRC (1/3) Solution intuitive : Échantillonner le signal Conversion numérique analogique Filtrage analogique Re-échantillonnage CNA filtre passe-bas h(t) CAN solution à écarter problèmes de : linéarité de bruit de consommation Principe utile pour comprendre les filtres multifréquences

7 Systèmes de SRC (2/3) 3 familles de filtres FIR permettent de faire de la SRC: Les filtres CIC Les filtres polyphases Les filtres à temps continu Filtres polynomiaux Filtre de Farrow z-1 N z-M + - FIR1 FIR2 f0/N f0 f0 f0

8 Systèmes de SRC (3/3) Structure Coefficient SRC Compacité
(multiplieurs) Conformation de la fonction de transfert (FT) Utilisation CIC Entier ++ (pas de coef) -- Difficile à utiliser seul, FT figée FIR interpolateur / décimateurs - Facteurs SRC entiers seulement Filtres d’interpolation Quelconque Aucune restriction

9 Utilité d’un filtre de Farrow
Plan Utilité d’un filtre de Farrow Contexte radio logicielle Conversion de fréquence d’échantillonnage Construction d’un filtre de Farrow Principe de fonctionnement Description VHDL systématique Résultats Simulation Synthèse architecturale pour un FPGA Conclusion, perspectives

10 Filtre de Farrow : architecture
FIR(M) FIR(1) FIR(0)

11 Filtre de Farrow : principe de fonctionnement
Caractéristiques Possibilité de répondre à un facteur de SRC quelconque sans rechargement des coefficients à chaque échantillon M+1 sous filtres de longueur N Les coefficients sont déterminés par décomposition polynomiale de la réponse impulsionnelle  Avantages principaux : Les coefficients sont fixes Le seul paramètre variable est l’intervalle fractionnaire µ  Ces caractéristiques rendent la structure Farrow intéressante pour l’implémentation

12 Filtre de Farrow : construct° d’un modèle VHDL (1/2)
Il faut anticiper le résultat de synthèse dès la conception Problème de synchronisation des variables internes Latence des multiplieurs et des additionneurs entrée retard retard Latences identiques FIR(M) FIR(1) FIR(0) retard retard m retards Désynchronisation des sorties Insertion de retards dans la propagation de m Insertion de retards soit En sortie de chaque branche En entrée  économie de ressources

13 Filtre de Farrow : construct° d’un modèle VHDL (2/2)
clock enable load entree addr param sortie Addr (1..0) Paramètre modifié Fonctionnement 00 Coefn,m Le coef à changer est repéré par : M = n° de branche N = Position dans la branche 01 M M = param 11 m m = param (LSB) deci = param (MSB)

14 Utilité d’un filtre de Farrow
Plan Utilité d’un filtre de Farrow Contexte radio logicielle Conversion de fréquence d’échantillonnage Construction d’un filtre de Farrow Principe de fonctionnement Description VHDL systématique Résultats Simulation Synthèse architecturale pour un FPGA Conclusion, perspectives

15 Filtre de Farrow : étude de cas
Caractéristiques: passe-bas 4 branches d’ordre 4  16 coefficients décimation de facteur 2,453125 Réponse impulsionnelle Réponse en fréquence Amplitude Amplitude (dB) Fréquences normalisées

16 Filtre de Farrow : résultats de simulation (1/2)
Passe-bas Re-échantillonnage clk entrée Sortie sans déci-mation Sortie avec déci-mation Latence

17 Filtre de Farrow : résultats de simulation (2/2)
Phénomène de glissement de la réponse impulsionnelle clk entrée sortie

18 Filtre de Farrow : résultats de synthèse (1/2)
Exploration des résultats de synthèse sur les multiplieurs des branches de FIR Dédiés (~ ASIC internes) ou distribués Pipelining : compromis latence / vitesse max L’archi impose d’obtenir un résultat par coup d’horloge  multiplieurs parallèles Composant cible = Virtex2, 1 million de portes 5120 cellules logiques (slices) 40 multiplieurs dédiés

19 Filtre de Farrow : résultats de synthèse (2/2)
Archi des multiplieurs latence (pipelining) Fmax du filtre Farrow Ressources (slices) Bloc multiplieurs Bloc 1 97 MHz 620 12.1% 19 2 99 MHz 618 Distribué 75 MHz 1925 37.6% 3 4 2346 45.8%

20 Utilité d’un filtre de Farrow
Plan Utilité d’un filtre de Farrow Contexte radio logicielle Conversion de fréquence d’échantillonnage Construction d’un filtre de Farrow Principe de fonctionnement Description VHDL systématique Résultats Simulation Synthèse architecturale pour un FPGA Conclusion, perspectives

21 Conclusion et perspectives
Validation comportementale et synthèse d’un filtre Farrow codé en VHDL Il faut chercher à économiser les ressources pour permettre l’utilisation d’ordre de filtre plus grands Parallélisation des opérations effectuées dans le branches FIR Etude des évolutions de la structure Farrow directe Structure transposée Structure modifiée Structure prolongée

22 Merci de votre attention


Télécharger ppt "Application à la Radio Logicielle Restreinte"

Présentations similaires


Annonces Google