Implantation des Systèmes Embarqués Étude de cas - Projet

Présentation au sujet: "Implantation des Systèmes Embarqués Étude de cas - Projet"— Transcription de la présentation:

1 Implantation des Systèmes Embarqués Étude de cas - Projet
Mounir Benabdenbi Régis Leveugle Stéphane Mancini Olivier Muller Frédéric Pétrot & Robin Rolland

2 Préliminaires … Objectif majeur : démontrer vos compétences personnelles Ce n'est pas juste un TP illustrant une matière Cela implique nécessairement la mise en œuvre globale et cohérente de notions abordées dans plusieurs autres enseignements (en fonction du sujet) Compétence => un ensemble de Savoirs (ou connaissances) : résultat (espéré) des enseignements antérieurs et de ceux qui se déroulent en parallèle … + recherches complémentaires si nécessaire Savoir-faire : identification des savoirs utiles, mise en pratique coordonnée, vue globale par rapport aux besoins "Savoir-être" : au sens du comportement, façon d'agir, initiative, implication, travail de groupe, autonomie, efficacité … L'objectif (et l'évaluation) du projet n'est pas strictement limité au résultat technique – mais la réalisation des objectifs techniques ("performance") fait partie de la démonstration des compétences

3 Objectifs généraux (12x4 = 48h X2 !!)
Implantation matériel/logiciel Cible d'implantation : SoPC (FPGA, processeur soft/hard) Cahier des charges détaillé / Planning (< 3 semaines …) Développement / Intégration Validations Blocs / Assemblages / Intégration système !!! Plan de validation + validations/résultats Système de démonstration Documentation ATTENTION : Janvier, c'est demain !! Séances + semaines banalisées pour les projets

4 Aspects pratiques Binômes (monôme/trinôme exceptionnel) => feuille à remplir Sujets distincts, mêmes objectifs globaux 1 enseignant référent / sujet Répartition (fonction des besoins) sur 2 salles : OCAE + CIME Comptes CIME – xph3sle{500, …, 512} – mot de passe socsle1112 Utilisation POUR LE PROJET (connexion à distance à voir) Accès direct stations CIME (ssh) depuis OCAE Accès à distance par VPN PC et cartes sur OCAE (+ possibilité CIME)

5 Évaluation Développement réalisé Validations Documentations
Comportement "ingénieur" (sérieux/autonomie/gestion planning …) Qualité des choix techniques Qualité de la réalisation et ré-utilisabilité (dont commentaires !!) Qualité du résultat global Validations Plan de validation (et justifications) Réalisation des validations Documentations Cahier des charges détaillé Etude architecturale, conception Caractéristiques techniques obtenues Manuel utilisateur / datasheet

6 Des étapes … 4ème semaine : Présentation de 5 minutes + 5 minutes de questions devant les enseignants + les autres binômes Titre / Contexte / Problème posé / Spécification détaillée de la solution (2 slides) / Planning Clarté + pertinence => Note (10% total), participation des autres binômes Fin de la première semaine "bloquée" : Deuxième présentation (10 minutes + 5 minutes) Titre / Rappel de ce qui était prévu, et évolutions / Etat des lieux / Problèmes / Ce qu'il reste à faire Clarté + pertinence + avancement => Note (20% total), participation des autres binômes Semaine d'exam (fin janvier) : Soutenance finale + démo (45 minutes au total, dont questions) devant les enseignants

7 Procédure de sélection du sujet
Présentation globale des sujets Tirage au sort : choix 1 parmi 2 (tirage avec remise du 2ème) 1 semaine pour décider d'échanges éventuels => Liste définitive au début de la 2ème séance, et début du travail effectif !!!

8 Implantation des Systèmes Embarqués Sujets
Mounir Benabdenbi Régis Leveugle Stéphane Mancini Olivier Muller Frédéric Pétrot

9 Système sécurisé à chiffrement RSA (1/2)
Contexte Système pour application de sécurité Chiffrement asymétrique indispensable pour certaines phases des protocoles RSA = principal algorithme (cartes à puce, …) Nécessité d'un accélérateur matériel (complexité et longueur des calculs) Type d'implantation visé Implantation sur FPGA reconfigurable (configuration SRAM) Processeur = IP embarquée dans la plateforme reconfigurable (PPC) Processeur de chiffrement = IP synthétisable dans la logique programmable

10 Système sécurisé à chiffrement RSA (2/2)
Virtex II v2P30 Bus système PPC Logique programmable Zone clé Zone copro RSA 1. Ré-utilisation / Optimisation d'une IP RSA (et validation niveau module) 2. Intégration avec le processeur + connexion PC (IHM) 3. Validation globale et évaluations de performances

11 Système sécurisé à chiffrement ECC (1/2)
Contexte Système pour application de sécurité Chiffrement asymétrique indispensable pour certaines phases des protocoles ECC = concurrent du RSA, pour réduction de la longueur des clés Nécessité d'un accélérateur matériel Type d'implantation visé Implantation sur FPGA reconfigurable (configuration SRAM) Processeur = IP embarquée dans la plateforme reconfigurable (PPC) Processeur de chiffrement = IP synthétisable dans la logique programmable

12 Système sécurisé à chiffrement ECC (2/2)
Virtex II v2P30 Bus système PPC Logique programmable Zone clé Zone copro ECC 1. Développement de l'IP ECC (et validation niveau module), interface prédéfinie, prise en compte de contraintes de robustesse 2. Intégration avec le processeur + connexion PC (IHM) 3. Validation globale et évaluations de performances

13 Cœur de système embarqué robuste (1/2)
Contexte Système aéronautique (voire automobile, …) : perturbations environnementales Système sécurisé : attaques par fautes => Besoin de protections (surveillance/tolérance) Type de système et de surveillance Système mono-processeur Plateforme Altera – microprocesseur Nios2 Surveillance continue du comportement (validité d'exécution du programme d'application) Surveillance physiquement séparée du système initial (respect des normes de sûreté) => implantation d'un processeur de surveillance, exécutant son propre programme (dérivé du programme d'application exécuté par le processeur principal)

14 Cœur de système embarqué robuste (2/2)
Appli C GCC Développement VHDL (RTL comportemental) TCM-I TCM-D Nios2 Mémoire centrale Application Traitement Watchdog Mémoire watchdog Alarmes 1. Adaptation d'une IP watchdog (IP VHDL synthétisable) disponible pour le processeur Leon3 et validation niveau module 2. Intégration avec le processeur + chaîne de développement GCC (++) 3. Validation globale (simulation, implantation sur carte)