La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

©Pierre Marchand, 2001 166 Objectifs : À la fin ce cette unité, vous comprendrez le fonctionnement des circuits séquentiels (à mémoire) utilisés dans les.

Présentations similaires


Présentation au sujet: "©Pierre Marchand, 2001 166 Objectifs : À la fin ce cette unité, vous comprendrez le fonctionnement des circuits séquentiels (à mémoire) utilisés dans les."— Transcription de la présentation:

1 ©Pierre Marchand, 2001 166 Objectifs : À la fin ce cette unité, vous comprendrez le fonctionnement des circuits séquentiels (à mémoire) utilisés dans les ordinateurs. Pour y arriver, vous devrez avoir atteint les objectifs suivants : -décrire le fonctionnement d'un automate fini; -distinguer un circuit asynchrone d'un circuit synchrone; -synthétiser un circuit séquentiel synchrone simple; -analyser un circuit séquentiel synchrone simple. Unité 6: Logique séquentielle

2 ©Pierre Marchand, 2001 167 5.3 Circuits séquentiels Dans les circuits combinatoires, les signaux de sortie ne dépendent que des signaux d ’entrée présents au même instant. Dans les circuits séquentiels, il y a de la rétroaction : les signaux de sortie ne dépendant pas uniquement des entrées, mais aussi de leur séquence. Le circuit se rappelle des entrées et des états antérieurs : il a une mémoire du passé. L’étude des circuits combinatoires repose sur l’algèbre de Boole. Celle des circuits séquentiels repose sur la théorie des automates finis. Unité 6: Logique séquentielle

3 ©Pierre Marchand, 2001 168 5.3 Circuits séquentiels 5.3.1 Concept d’automate fini Un automate fini possède un nombre fini d’éléments et de mémoires. Un automate fini ne peut prendre que 2 n états appelés états internes, où n est le nombre de bits de mémoire. On peut caractériser un automate par : •Sa fonction de transfert •Sa table de transition •Son diagramme d’états ou de transition Unité 6: Logique séquentielle

4 ©Pierre Marchand, 2001 169 5.3 Circuits séquentiels 5.3.1 Concept d’automate fini Exemple : Diagramme d’état ou de transition Unité 6: Logique séquentielle q=0q=1 entrée / sortie 1/0 0/1 0/01/1 Fonction de transfert : q(t+1) = e(t) s(t) = q(t) état Table de transition q(t)e(t)01 001 101 q(t)e(t)01 000 111 q(t+1) s(t)

5 ©Pierre Marchand, 2001 170 5.3 Circuits séquentiels 5.3.1 Concept d’automate fini Automate de Moore q(t+1) = f [e(t), q(t)] s(t) = g [q(t)] Unité 6: Logique séquentielle Logique combinatoire e(t) s(t) Logique combinatoire État q(t) Les états futurs dépendent des entrées présentes e(t) et des états internes présents q(t). Les sorties ne dépendent que des états internes présents q(t).

6 ©Pierre Marchand, 2001 171 5.3 Circuits séquentiels 5.3.1 Concept d’automate fini Automate de Mealy q(t+1) = f [e(t), q(t)] s(t) = g [e(t), q(t)] Unité 6: Logique séquentielle Logique combinatoire e(t) s(t) État q(t) Les sorties s(t) dépendent des états internes présents q(t) et des entrées présentes e(t). q(t)

7 ©Pierre Marchand, 2001 172 5.3 Circuits séquentiels 5.3.2 Circuits asynchrones et synchrones Dans les circuits asynchrones, la sortie est modifiée dès qu’il y a un changement de l’état des entrées. Dans les circuits synchrones, la sortie ne change qu’après un signal d’horloge. Les circuits synchrones sont plus simples à synthétiser et à analyser. 5.3.3 Bistables L’élément de base de tout circuit séquentiel est le bistable (bascule, flip-flop), qui est un circuit, lui-même asynchrone, qui servira d’élément de mémoire pour les circuits synchrones ou asynchrones. Unité 6: Logique séquentielle

8 ©Pierre Marchand, 2001 173 5.3 Circuits séquentiels 5.3.3Bistables Bistable RS Unité 6: Logique séquentielle S R Q1Q1 Q2Q2 On observe que si S = 0 et R = 0, le circuit est dans l’un de deux états stables : Q 1 = 0 et Q 2 = 1 ou Q 1 = 1 et Q 2 = 0. 0 0 0 1 0 0 1 0 1 0 0 1

9 ©Pierre Marchand, 2001 174 5.3 Circuits séquentiels 5.3.3Bistables Bistable RS Unité 6: Logique séquentielle Si S = 1 et R = 0, alors Q 1 = 1 et Q 2 = 0. C’est la transition «SET». Si S = 0 et R = 1, alors Q 1 = 0 et Q 2 = 1. C ’est la transition «RESET». 1 0 1 0 0 1 0 1 0 1 1 0 S R Q1Q1 Q2Q2

10 ©Pierre Marchand, 2001 175 5.3 Circuits séquentiels 5.3.3Bistables Bistable RS Unité 6: Logique séquentielle S R Q1Q1 Q2Q2 Si S = 1 et R = 1, alors Q 1 = 0 et Q 2 = 0. Mais cette combinaison n’est pas désira- ble, car si on remet nos entrées simul- tanément à 0, on ne peut pas prévoir l’état final du circuit. On remarque que dans les trois autres cas, Q 2 = Q 1. 1 1 0 0 0 0

11 ©Pierre Marchand, 2001 176 5.3 Circuits séquentiels 5.3.3Bistables Bistable RS On résume ce comportement dans le tableau suivant : Unité 6: Logique séquentielle Q n+1 = S n + R n.Q n 11 SnRn00101001011100SnRn001010010111000 Ou encore : S R Q Q set reset stable interdit

12 ©Pierre Marchand, 2001 177 5.3 Circuits séquentiels 5.3.3Bistables Bistable RS avec horloge Unité 6: Logique séquentielle S R Q Q C Q n+1 = S n + R n.Q n ou Q n+1 = C n.Q n + C n (S n +R n.Q n ) SQCRQSQCRQ

13 ©Pierre Marchand, 2001 178 5.3 Circuits séquentiels 5.3.3Bistables Bistable D avec horloge Unité 6: Logique séquentielle D Q Q C L’inverseur élimine complètement la possibilité d’avoir la com- binaison 1-1 à l’entrée des NOR. Q n+1 = D n ou Q n+1 = D n C + Q n C CD n Q n+1 00Q n 01Q n 100 111 DQCQDQCQ

14 ©Pierre Marchand, 2001 179 5.3 Circuits séquentiels 5.3.3Bistables Bistable T asynchrone Bistable T synchrone Unité 6: Logique séquentielle DQCQDQCQ T Q n+1 = T n Q n + T n Q n T Q ou SQCRQSQCRQ T SQCRQSQCRQ T Q n+1 = C n Q n + C n (T n Q n + T n Q n ) C Q T C

15 ©Pierre Marchand, 2001 180 5.3 Circuits séquentiels 5.3.3Bistables Application : registre D de 4 bits Unité 6: Logique séquentielle DQCQDQCQ D3D3 D3D3 DQCQDQCQ D2D2 D2D2 DQCQDQCQ D1D1 D1D1 DQCQDQCQ D0D0 D0D0 écriture lecture

16 ©Pierre Marchand, 2001 181 5.3 Circuits séquentiels 5.3.3Bistables Application : décaleur à droite Unité 6: Logique séquentielle D3QCQD3QCQ D2QCQD2QCQ D1QCQD1QCQ D0QCQD0QCQ horloge 0 Q3Q3 Q2Q2 Q n+1 = D n = 0 Q n+1 = D n = Q n Q n+1 = D n = Q n, etc. 223 33 Q1Q1 Q0Q0 112

17 ©Pierre Marchand, 2001 182 5.3 Circuits séquentiels 5.3.3Bistables Application : compteur binaire asynchrone modulo-16 Unité 6: Logique séquentielle QTQQTQ horloge QTQQTQ QTQQTQ QTQQTQ ABCD A B C D 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1

18 ©Pierre Marchand, 2001 183 5.3 Circuits séquentiels 5.3.3Bistables Bistables déclenchés par une montée ou une descente de l’horloge (edge-triggered) Dans les circuits précédents, il est sous-entendu que le signal d’horloge est court, i.e. de l’ordre du temps de réponse du circuit. Sinon, un circuit comme celui du bistable T pourrait bas- culer plusieurs fois pendant le temps où l’horloge est 1. Ces circuits sont représentés par les diagrammes suivants : Unité 6: Logique séquentielle DQQDQQ DQQDQQ Q n+1 = D n Leur sortie change seulement au moment de la transition, selon la valeur de D à cet instant précis.

19 ©Pierre Marchand, 2001 184 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Pour faire la synthèse d’un circuit séquentiel, on établit d’abord son diagramme de transition. On contruit ensuite sa table d’états. On réalise le circuit combinatoire associé à chaque bistable. On réalise le circuit combinatoire associé à chaque sortie. Unité 6: Logique séquentielle

20 ©Pierre Marchand, 2001 185 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 1 : compteur binaire synchrone modulo-4 sans entrée Diagramme de transitionTable d’états Unité 6: Logique séquentielle 00 11 10 01 00010110101111000001011010111100 Q1Q2Q1Q2

21 ©Pierre Marchand, 2001 186 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 1 : compteur binaire synchrone modulo-4 sans entrée Réalisation au moyen de bistables D Unité 6: Logique séquentielle 000101011010101111110000000101011010101111110000 D1Q1CQ1D1Q1CQ1 D2Q2CQ2D2Q2CQ2

22 ©Pierre Marchand, 2001 187 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 1 : compteur binaire synchrone modulo-4 sans entrée Réalisation au moyen de bistables T synchrones Pour le tableau, si, sinon, et si, sinon. Unité 6: Logique séquentielle 000101011011101101110011000101011011101101110011 T1Q1CQ1T1Q1CQ1 T2Q2CQ2T2Q2CQ2 1

23 ©Pierre Marchand, 2001 188 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 2 : compteur binaire synchrone modulo-4 avec entrée Diagramme de transitionTable d’états Unité 6: Logique séquentielle 00 11 10 01 Q1Q2Q1Q2 0/00 0/01 1/011/10 0/10 0/11 1/001/11 00000001010100101110100101011111011111000000000101010010111010010101111101111100 x

24 ©Pierre Marchand, 2001 189 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 2 : compteur binaire synchrone modulo-4 avec entrée Réalisation au moyen de bistables T Unité 6: Logique séquentielle 0000000001010101001000111011100100010111011101100111001100000000010101010010001110111001000101110111011001110011 xnxn 01 0000 0101 1101 1000 xnxn

25 ©Pierre Marchand, 2001 190 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 2 : compteur binaire synchrone modulo-4 avec entrée Réalisation au moyen de bistables T synchrones Unité 6: Logique séquentielle T1Q1CQ1T1Q1CQ1 T2Q2CQ2T2Q2CQ2 x x Nous ne nous sommes pas préoccupés des sorties, puisque selon Le diagramme de transition, il est évident qu’elles sont égales à et respectivement.

26 ©Pierre Marchand, 2001 191 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 2 : compteur binaire synchrone modulo-4 avec entrée Réalisation au moyen de bistables D Unité 6: Logique séquentielle 0000000001010101001010111010100101010111111101111111000000000000010101010010101110101001010101111111011111110000 xnxn 01 0000 0101 1110 1011 xnxn xnxn 01 0001 0110 1110 1001

27 ©Pierre Marchand, 2001 192 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 2 : compteur binaire synchrone modulo-4 avec entrée Réalisation au moyen de bistables D Unité 6: Logique séquentielle D1Q1CQ1D1Q1CQ1 D2Q2CQ2D2Q2CQ2 x x

28 ©Pierre Marchand, 2001 193 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Unité 6: Logique séquentielle A x = 0 B C x = 1 x = 0 x = 1 Les feux alternent de A à B à chaque coup d’horloge quand x = 0. Dans l’état A, la circulation se fait dans la direction NS, dans l’état B, dans la direction EO. Un piéton peut traverser après avoir appuyé sur le bouton (x = 1) car quand x =1, on passe à l’état C dans lequel les feux sont sous deux rouges pour la durée d’une horloge ou tant que le bouton est enfoncé.

29 ©Pierre Marchand, 2001 194 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Cette réalisation un peu naïve présente quelques problèmes : Si un malin appuie sans cesse sur le bouton, la circulation automobile est complètement paralysée. D’autre part, comme le système une fois dans l‘état C retourne toujours dans l’état A, il se pourrait qu’on n’arrive presque jamais dans l’état B s’il y a fréquemment des piétons. Unité 6: Logique séquentielle

30 ©Pierre Marchand, 2001 195 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Une meilleure réalisation serait la suivante : Unité 6: Logique séquentielle A x = 0 B C ou 1 x = 1 x = 0 D x = 1 EntréeSortie présente xprésente 0 1 z 1 z 2 AB C0 1 BA D1 0 CB B0 0 DA A0 0 État présent État suivant

31 ©Pierre Marchand, 2001 196 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Codage des états : on attribue arbitrairement Q 1 Q 2 = 00 représente A Q 1 Q 2 = 01 représente B Q 1 Q 2 = 10 représente C Q 1 Q 2 = 11 représente D Unité 6: Logique séquentielle EntréeSortie présente xprésente 0 1 z 1 z 2 0010 100 1 0100 111 0 1001 010 0 1100 000 0 État présent État suivant

32 ©Pierre Marchand, 2001 197 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Table de transition Unité 6: Logique séquentielle EntréeÉtatÉtatSortiesBistables xprésentsuivantprésentesD 1 D 2 Q 1 Q 2 Q 1 + Q 2 + z 1 z 2 000010101 001001000 010010001 011000000 100100110 101111011 110010001 111000000

33 ©Pierre Marchand, 2001 198 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Tables de Karnaugh pour les entrées des bistables : Unité 6: Logique séquentielle 00011110 00000 11100 00011110 01001 10101 D1D1 D2D2 Q1Q2Q1Q2 Q1Q2Q1Q2 xx

34 ©Pierre Marchand, 2001 199 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Tables de Karnaugh pour les sorties : Unité 6: Logique séquentielle 00011110 00100 10100 00011110 01000 11000 z1z1 z2z2 Q1Q2Q1Q2 Q1Q2Q1Q2 xx

35 ©Pierre Marchand, 2001 200 5.3 Circuits séquentiels 5.3.4Synthèse d’un circuit séquentiel Exemple 3 : Système de contrôle de feux de circulation Circuit : Unité 6: Logique séquentielle D 2 Q 2 Q 2 D 1 Q 1 Q 1 z1z1 z2z2 x horloge


Télécharger ppt "©Pierre Marchand, 2001 166 Objectifs : À la fin ce cette unité, vous comprendrez le fonctionnement des circuits séquentiels (à mémoire) utilisés dans les."

Présentations similaires


Annonces Google